

OPAx316 10MHz, 低功率, 低噪声, 轨到轨输入输出 (RRIO), 1.8V CMOS 运算放大器

1 特性

- 单位增益带宽: 10MHz
- 低 I_Q : 每通道 400 μ A
- 宽电源电压范围: 1.8V 至 5.5V
- 低噪声: 1kHz 时为 11nV/ $\sqrt{\text{Hz}}$
- 低输入偏置电流: ± 5 pA
- 偏移电压: ± 0.5 mV
- 单位增益稳定
- 内部射频干扰 (RFI)/电磁干扰 (EMI) 滤波器
- 停产版本: OPA2316S
- 扩展温度范围: -40°C 至 $+125^\circ\text{C}$

2 应用

- 电池供电仪器:
 - 消费类应用、工业应用、医疗应用
 - 笔记本电脑、便携式媒体播放器
- 传感器信号调节
- 汽车应用
- 条形码扫描器
- 有源滤波器
- 音频

3 说明

OPAx316 系列单路、双路和四路运算放大器代表新一代通用低功耗运算放大器。由于采用轨到轨输入和输出摆幅以及低静态电流（典型值为 400 μ A/通道），同时兼具 10MHz 宽带宽和极低噪声

（1kHz 时为 11nV/ $\sqrt{\text{Hz}}$ ）等特性，此系列成为对于各种应用而言非常具有吸引力。低输入偏置电流支持那些将在具有兆欧姆级源阻抗的应用中使用的运算放大器。

OPAx316 器件采用稳健耐用的设计，方便电路设计人员使用，具有单位增益稳定的集成 RFI/EMI 抑制滤波器，在过驱条件下不出现反相，并且带有高静电放电 (ESD) 保护 (4kV HBM)。


此类器件经过优化，适合在 1.8V (± 0.9 V) 至 5.5V (± 2.75 V) 的低电压状态下工作。这款最新补充的低压 CMOS 运算放大器与 OPAx313 和 OPAx314 搭配，为用户提供了广泛的带宽、噪声和功率选择，可以满足各种应用的广泛需求的理想之选。

器件信息⁽¹⁾


器件编号	封装	封装尺寸 (标称值)
OPA316	SC-70 (5)	1.25mm $\times$ 2.00mm
	SOT-23 (5)	1.60mm $\times$ 2.90mm
OPA2316	DFN (8)	3.00mm $\times$ 3.00mm
	MSOP、VSSOP (8)	3.00mm $\times$ 3.00mm
	SOIC (8)	3.91mm $\times$ 4.90mm
OPA2316S	MSOP、VSSOP (10)	3.00mm $\times$ 3.00mm
	X2QFN (10)	1.50mm $\times$ 2.00mm
OPA4316	TSSOP (14)	4.40mm $\times$ 5.00mm
	SOIC (14)	8.65mm $\times$ 3.91mm

(1) 如需了解所有可用封装，请参阅产品说明书末尾的可订购产品附录。

单极低通滤波器



10MHz 带宽下的低电源电流 (400 μ A/通道)



目录

1	特性	1	7.3	特性 说明	18
2	应用	1	7.4	器件功能模式	20
3	说明	1	8	应用和实施	21
4	修订历史记录	2	8.1	应用信息	21
5	引脚配置和功能	4	8.2	典型应用	21
6	规格	6	9	电源建议	25
6.1	绝对最大额定值	6	10	布局	26
6.2	ESD 额定值	6	10.1	布局指南	26
6.3	建议运行条件	6	10.2	布局示例	26
6.4	热性能信息: OPA316	6	11	器件和文档支持	27
6.5	热性能信息: OPA2316	7	11.1	文档支持	27
6.6	热性能信息: OPA2316S	7	11.2	相关链接	27
6.7	热性能信息: OPA4316	7	11.3	接收文档更新通知	27
6.8	电气特征	9	11.4	社区资源	27
6.9	典型特性	12	11.5	商标	27
7	详细 说明	18	11.6	静电放电警告	27
7.1	概述	18	11.7	术语表	27
7.2	功能方框图	18	12	机械、封装和可订购信息	27

4 修订历史记录

注: 之前版本的页码可能与当前版本有所不同。

Changes from Revision E (May 2016) to Revision F	Page
• 已添加 SOIC (14) / OPA4316 尺寸信息至器件信息表	1
• Added D 封装至 PW 封装引脚图	4
• Added 将 D (SOIC) 热性能信息添加到热性能信息: OPA4316 表	7

Changes from Revision D (December 2014) to Revision E	Page
• 已添加新的“RUG”封装	1

Changes from Revision C (October 2014) to Revision D	Page
• 将关断部分添加至“电气特征”表	11
• 添加了 相关文档部分	27

Changes from Revision B (August 2014) to Revision C	Page
• 已更新器件信息表中的器件和封装	1
• 增加了有关 OPA2316S 和 OPA4316	7

Changes from Revision A (April 2014) to Revision B	Page
• 已添加 OPA2316 至器件信息表	1
• 增加了有关 OPA2316	7
• 在电气特征中添加了通道分离	9
• 在电气特征中添加了 GBP 而不是 UGB	9
• 已添加通道分离与频率间的关系	17


Changes from Original (April 2014) to Revision A

Page


-
- 已将状态从产品预览更改为量产数据 [1](#)
-

5 引脚配置和功能


DCK 封装
5 引脚 SC70
俯视图



DBV 封装
5 引脚 SOT-23
俯视图




DRG 封装
8 引脚 DFN
俯视图




间距：0.5mm。

将散热焊盘连接至 V-。焊盘尺寸：2.00mm × 1.20mm。


DGS 封装
10 引脚 MSOP
俯视图




RUG 封装
10 引脚 QFN
俯视图



D、DGK 封装
8 引脚 MSOP、SO
俯视图



D、PW 封装
14 引脚 SOIC、TSSOP
俯视图



引脚功能

引脚								说明
名称	OPA316		OPA2316	OPA2316S		OPA4316		
	DBV	DCK	D、DGK、DRG	DGS	RUG	PW	D	
+IN	3	1	—	—	—	—	—	同相输入
+IN A	—	—	3	3	10	3	3	同相输入
+IN B	—	—	5	7	4	5	5	同相输入
+IN C	—	—	—	—	—	10	10	同相输入
+IN D	—	—	—	—	—	12	12	同相输入
–IN	4	3	—	—	—	—	—	反相输入
–IN A	—	—	2	2	9	2	2	反相输入
–IN B	—	—	6	8	5	6	6	反相输入
–IN C	—	—	—	—	—	9	9	反相输入
–IN D	—	—	—	—	—	13	13	反相输入
OUT	1	4	—	—	—	—	—	输出
OUT A	—	—	1	1	8	1	1	输出
OUT B	—	—	7	9	6	7	7	输出
OUT C	—	—	—	—	—	8	8	输出
OUT D	—	—	—	—	—	14	14	输出
SHDN A	—	—	—	5	2	—	—	关断（逻辑低电平），启用（逻辑高电平）
SHDN B	—	—	—	6	3	—	—	关断（逻辑低电平），启用（逻辑高电平）
V+	5	5	8	10	7	4	4	正电源
V–	2	2	4	4	1	11	11	负电源或接地（对于单电源供电）

6 规格

6.1 绝对最大额定值

在自然通风温度下测得（除非另有说明）⁽¹⁾

			最小值	最大值	单位
电源电压				7	V
信号输入引脚	电压 ⁽²⁾	共模	(V ₋) - 0.5	(V ₊) + 0.5	V
		差模		(V ₊) - (V ₋) + 0.2	V
	电流 ⁽²⁾		-10	10	mA
输出短路 ⁽³⁾			持续		
T _A	工作温度		-55	150	°C
T _J	结温			150	°C
T _{stg}	贮存温度		-65	150	°C

- (1) 应力超出绝对最大额定值下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 输入引脚被二极管钳制至电源轨。对于摆幅能超过电源轨 0.5V 的输入信号，应将其电流限制在 10mA 或者更低。
- (3) 对地短路，每个封装对应一个放大器。

6.2 ESD 额定值

在自然通风温度范围内测得（除非另有说明）。

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±4000	V
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±1500	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风温度范围内测得（除非另有说明）。

		最小值	最大值	单位
V _S	电源电压	1.8	5.5	V
额定温度范围		-40	125	°C

6.4 热性能信息：OPA316

热指标 ⁽¹⁾		OPA316		单位
		DBV (SOT23)	DCK (SC70)	
		5 引脚	5 引脚	
R _{θJA}	结至环境热阻 ⁽²⁾	221.7	263.3	°C/W
R _{θJC(top)}	结至外壳（顶部）热阻 ⁽³⁾	144.7	75.5	°C/W
R _{θJB}	结至电路板热阻 ⁽⁴⁾	49.7	51	°C/W
ψ _{JT}	管结至顶部的特征参数 ⁽⁵⁾	26.1	1	°C/W
ψ _{JB}	管结至电路板的特征参数 ⁽⁶⁾	49	50.3	°C/W
R _{θJC(bot)}	结至外壳（底部）热阻 ⁽⁷⁾	不适用	不适用	°C/W

- (1) 有关传统和新热指标的更多信息，请参阅《半导体和 IC 封装热指标》(SPRA953)。
- (2) 在 JESD51-2a 描述的环境中，按照 JESD51-7 的规定，在一个 JEDEC 标准高 K 电路板上进行仿真，从而获得自然对流条件下的结至环境热阻。
- (3) 通过在封装顶部进行冷板测试仿真来获得结至外壳（顶部）热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。
- (4) 结至板热阻，可按照 JESD51-8 中的说明在使用环形冷板夹具来控制 PCB 温度的环境中进行仿真来获得。
- (5) 结点至顶部特性参数 ψ_{JT} 估算器件在实际系统中的结温，可通过 JESD51-2a（第 6 节和第 7 节）介绍的步骤从获得 R_{θJA} 的仿真数据中获取该温度。
- (6) 结点至电路板特性参数 ψ_{JB} 估算器件在实际系统中的结温，可通过 JESD51-2a（第 6 节和第 7 节）介绍的步骤从获得 R_{θJA} 的仿真数据中获取该温度。
- (7) 通过在外露（电源）焊盘上进行冷板测试仿真来获得结至外壳（底部）热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。

6.5 热性能信息：OPA2316

热指标 ⁽¹⁾ 的热性能信息	OPA2316			单位
	D (SO)	DGK (MSOP)	DRG (DFN)	
	8 引脚	8 引脚	8 引脚	
R _{θJA} 结至环境热阻 ⁽²⁾	127.2	186.6	56.3	°C/W
R _{θJC(top)} 结至外壳 (顶部) 热阻 ⁽³⁾	71.6	78.8	72.2	°C/W
R _{θJB} 结至电路板热阻 ⁽⁴⁾	68.2	107.9	31	°C/W
ψ _{JT} 管结至顶部的特征参数 ⁽⁵⁾	22	15.5	2.3	°C/W
ψ _{JB} 管结至电路板的特征参数 ⁽⁶⁾	67.6	106.3	21.2	°C/W
R _{θJC(bot)} 结至外壳 (底部) 热阻 ⁽⁷⁾	不适用	不适用	10.9	°C/W

- 有关传统和新热指标的更多信息，请参阅《[半导体和 IC 封装热指标](#)》(SPRA953)。
- 在 JESD51-2a 描述的环境中，按照 JESD51-7 的规定，在一个 JEDEC 标准高 K 电路板上进行仿真，从而获得自然对流条件下的结至环境热阻。
- 通过在封装顶部进行冷板测试仿真来获得结至外壳 (顶部) 热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。
- 结至板热阻，可按照 JESD51-8 中的说明在使用环形冷板夹具来控制 PCB 温度的环境中进行仿真来获得。
- 结点至顶部特性参数 ψ_{JT} 估算器件在实际系统中的结温，可通过 JESD51-2a (第 6 节和第 7 节) 介绍的步骤从获得 R_{θJA} 的仿真数据中获取该温度。
- 结点至电路板特性参数 ψ_{JB} 估算器件在实际系统中的结温，可通过 JESD51-2a (第 6 节和第 7 节) 介绍的步骤从获得 R_{θJA} 的仿真数据中获取该温度。
- 通过在外露 (电源) 焊盘上进行冷板测试仿真来获得结至外壳 (底部) 热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。

6.6 热性能信息：OPA2316S

热指标 ⁽¹⁾ 的热性能信息	OPA2316S		单位
	DGS (MSOP)	QFN (RUG)	
	10 引脚	10 引脚	
R _{θJA} 结至环境热阻 ⁽²⁾	189.6	158	°C/W
R _{θJC(top)} 结至外壳 (顶部) 热阻 ⁽³⁾	73.9	52	°C/W
R _{θJB} 结至电路板热阻 ⁽⁴⁾	110.7	88	°C/W
ψ _{JT} 管结至顶部的特征参数 ⁽⁵⁾	13.4	1	°C/W
ψ _{JB} 管结至电路板的特征参数 ⁽⁶⁾	109.1	87	°C/W
R _{θJC(bot)} 结至外壳 (底部) 热阻 ⁽⁷⁾	不适用	不适用	°C/W

- 有关传统和新热指标的更多信息，请参阅《[半导体和 IC 封装热指标](#)》(SPRA953)。
- 在 JESD51-2a 描述的环境中，按照 JESD51-7 的规定，在一个 JEDEC 标准高 K 电路板上进行仿真，从而获得自然对流条件下的结至环境热阻。
- 通过在封装顶部进行冷板测试仿真来获得结至外壳 (顶部) 热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。
- 结至板热阻，可按照 JESD51-8 中的说明在使用环形冷板夹具来控制 PCB 温度的环境中进行仿真来获得。
- 结点至顶部特性参数 ψ_{JT} 估算器件在实际系统中的结温，可通过 JESD51-2a (第 6 节和第 7 节) 介绍的步骤从获得 R_{θJA} 的仿真数据中获取该温度。
- 结点至电路板特性参数 ψ_{JB} 估算器件在实际系统中的结温，可通过 JESD51-2a (第 6 节和第 7 节) 介绍的步骤从获得 R_{θJA} 的仿真数据中获取该温度。
- 通过在外露 (电源) 焊盘上进行冷板测试仿真来获得结至外壳 (底部) 热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。

6.7 热性能信息：OPA4316

热指标 ⁽¹⁾	OPA4316		单位
	PW (TSSOP)	D (SOIC)	
	14 引脚	14 引脚	
R _{θJA} 结至环境热阻 ⁽²⁾	117.2	87.0	°C/W
R _{θJC(top)} 结至外壳 (顶部) 热阻 ⁽³⁾	46.2	44.4	°C/W
R _{θJB} 结至电路板热阻 ⁽⁴⁾	58.9	41.7	°C/W

- 有关传统和新热指标的更多信息，请参阅《[半导体和 IC 封装热指标](#)》(SPRA953)。
- 在 JESD51-2a 描述的环境中，按照 JESD51-7 的规定，在一个 JEDEC 标准高 K 电路板上进行仿真，从而获得自然对流条件下的结至环境热阻。
- 通过在封装顶部进行冷板测试仿真来获得结至外壳 (顶部) 热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。
- 结至板热阻，可按照 JESD51-8 中的说明在使用环形冷板夹具来控制 PCB 温度的环境中进行仿真来获得。

热性能信息：OPA4316 (continued)

热指标 ⁽¹⁾	OPA4316		单位
	PW (TSSOP)	D (SOIC)	
	14 引脚	14 引脚	
ψ_{JT} 管结至顶部的特征参数 ⁽⁵⁾	4.9	11.6	°C/W
ψ_{JB} 管结至电路板的特征参数 ⁽⁶⁾	58.3	41.4	°C/W
$R_{\theta JC(bot)}$ 结至外壳 (底部) 热阻 ⁽⁷⁾	不适用	不适用	°C/W

- (5) 结点至顶部特性参数 ψ_{JT} 估算器件在实际系统中的结温，可通过 JESD51-2a (第 6 节和第 7 节) 介绍的步骤从获得 $R_{\theta JA}$ 的仿真数据中获取该温度。
- (6) 结点至电路板特性参数 ψ_{JB} 估算器件在实际系统中的结温，可通过 JESD51-2a (第 6 节和第 7 节) 介绍的步骤从获得 $R_{\theta JA}$ 的仿真数据中获取该温度。
- (7) 通过在外露 (电源) 焊盘上进行冷板测试仿真来获得结至外壳 (底部) 热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。

6.8 电气特征

 V_S (总电源电压) = $(V_+) - (V_-) = 1.8\text{ V}$ 至 5.5 V 。

 $T_A = 25^\circ\text{C}$ 时, $R_L = 10\text{ k}\Omega$ 连接至 $V_S / 2$, $V_{CM} = V_S / 2$, 且 $V_{OUT} = V_S / 2$ (除非另有说明)。

参数	测试条件	最小值	典型值	最大值	单位
失调电压					
V_{OS} 输入失调电压	$V_S = 5\text{ V}$		± 0.5	± 2.5	mV
	$V_S = 5\text{ V}$, $T_A = -40^\circ\text{C}$ 至 125°C			± 3.5	mV
dV_{OS}/dT 漂移	$V_S = 5\text{ V}$, $T_A = -40^\circ\text{C}$ 至 125°C		± 2	± 10	$\mu\text{V}/^\circ\text{C}$
电源抑制比 (PSRR) 与电源的关系	$V_S = 1.8\text{ V} - 5.5\text{ V}$, $V_{CM} = (V_-)$		± 30	± 150	$\mu\text{V}/\text{V}$
	$V_S = 1.8\text{ V} - 5.5\text{ V}$, $V_{CM} = (V_-)$, $T_A = -40^\circ\text{C}$ 至 125°C			± 250	$\mu\text{V}/\text{V}$
通道分离, 直流	在直流		10		$\mu\text{V}/\text{V}$ 时
输入电压范围					
V_{CM} 共模电压	$V_S = 1.8\text{ V}$ 至 2.5 V	$(V_-) - 0.2$		(V_+)	V
	$V_S = 2.5\text{ V}$ 至 5.5 V	$(V_-) - 0.2$		$(V_+) + 0.2$	V
CMRR 共模抑制比	$V_S = 1.8\text{ V}$, $(V_-) - 0.2\text{ V} < V_{CM} < (V_+) - 1.4\text{ V}$, $T_A = -40^\circ\text{C}$ 至 125°C	70	86		dB
	$V_S = 5.5\text{ V}$, $(V_-) - 0.2\text{ V} < V_{CM} < (V_+) - 1.4\text{ V}$, $T_A = -40^\circ\text{C}$ 至 125°C	76	90		dB
	$V_S = 1.8\text{ V}$, $V_{CM} = -0.2\text{ V}$ 至 1.8 V , $T_A = -40^\circ\text{C}$ 至 125°C	57	72		dB
	$V_S = 5.5\text{ V}$, $V_{CM} = -0.2\text{ V}$ 至 5.7 V , $T_A = -40^\circ\text{C}$ 至 125°C	65	80		dB
输入偏置电流					
I_B 输入偏置电流			± 5	± 15	pA
	$T_A = -40^\circ\text{C}$ 至 125°C			± 15	nA
I_{OS} 输入偏移电流			± 2	± 15	pA
	$T_A = -40^\circ\text{C}$ 至 125°C			± 8	nA
噪声					
E_n 输入电压噪声 (峰峰值)	$V_S = 5\text{ V}$, $f = 0.1\text{ Hz}$ 至 10 Hz		3		μV_{PP}
e_n 输入电压噪声密度	$V_S = 5\text{ V}$, $f = 1\text{ kHz}$		11		$\text{nV}/\sqrt{\text{Hz}}$
i_n 输入电流噪声密度	$f = 1\text{ kHz}$		1.3		$\text{fA}/\sqrt{\text{Hz}}$
输入阻抗					
Z_{ID} 差分			$2 \parallel 2$		$10^{16}\Omega \parallel \text{pF}$
Z_{IC} 共模			$2 \parallel 4$		$10^{11}\Omega \parallel \text{pF}$
开环增益					
A_{OL} 开环电压增益	$V_S = 1.8\text{ V}$, $(V_-) + 0.04\text{ V} < V_O < (V_+) - 0.04\text{ V}$, $R_L = 10\text{ k}\Omega$	94	100		dB
	$V_S = 5.5\text{ V}$, $(V_-) + 0.05\text{ V} < V_O < (V_+) - 0.05\text{ V}$, $R_L = 10\text{ k}\Omega$	104	110		dB
	$V_S = 1.8\text{ V}$, $(V_-) + 0.1\text{ V} < V_O < (V_+) - 0.1\text{ V}$, $R_L = 2\text{ k}\Omega$	90	96		dB
	$V_S = 5.5\text{ V}$, $(V_-) + 0.15\text{ V} < V_O < (V_+) - 0.15\text{ V}$, $R_L = 2\text{ k}\Omega$	100	106		dB
	$V_S = 5.5\text{ V}$, $(V_-) + 0.05\text{ V} < V_O < (V_+) - 0.05\text{ V}$, $R_L = 10\text{ k}\Omega$, $T_A = -40^\circ\text{C}$ 至 125°C	86			dB
	$V_S = 5.5\text{ V}$, $(V_-) + 0.15\text{ V} < V_O < (V_+) - 0.15\text{ V}$, $R_L = 2\text{ k}\Omega$, $T_A = -40^\circ\text{C}$ 至 125°C	84			dB
频率响应					
GBP 增益带宽积	$V_S = 5\text{ V}$, $G = +1$		10		MHz
ϕ_m 相位裕度	$V_S = 5\text{ V}$, $G = +1$		60		度
SR 压摆率	$V_S = 5\text{ V}$, $G = +1$		6		V/ μs
t_S 建立时间	精度达到 0.1%, $V_S = 5\text{ V}$, 2V 阶跃, $G = +1$, $C_L = 100\text{ pF}$		1		μs
	精度达到 0.01%, $V_S = 5\text{ V}$, 2V 阶跃, $G = +1$, $C_L = 100\text{ pF}$		1.66		μs
t_{OR} 过载恢复时间	$V_S = 5\text{ V}$, $V_{IN} \times \text{增益} = V_S$		0.3		μs

电气特征 (continued)

V_S (总电源电压) = $(V+) - (V-) = 1.8\text{ V}$ 至 5.5 V 。

$T_A = 25^\circ\text{C}$ 时, $R_L = 10\text{ k}\Omega$ 连接至 $V_S / 2$, $V_{CM} = V_S / 2$, 且 $V_{OUT} = V_S / 2$ (除非另有说明)。

参数	测试条件	最小值	典型值	最大值	单位
THD + N 总谐波失真 + 噪声 ⁽¹⁾	$V_S = 5\text{ V}$, $V_O = 0.5V_{RMS}$, $G = +1$, $f = 1\text{ kHz}$		0.0008%		

(1) 三阶滤波器; -3dB 时的带宽 = 80kHz。

电气特征 (continued)

 V_S (总电源电压) = $(V+) - (V-) = 1.8\text{ V}$ 至 5.5 V 。

 $T_A = 25^\circ\text{C}$ 时, $R_L = 10\text{ k}\Omega$ 连接至 $V_S / 2$, $V_{CM} = V_S / 2$, 且 $V_{OUT} = V_S / 2$ (除非另有说明)。

参数	测试条件	最小值	典型值	最大值	单位
输出					
V_O 相对于电源轨的电压输出摆幅	$V_S = 1.8\text{ V}$, $R_L = 10\text{ k}\Omega$, $T_A = -40^\circ\text{C}$ 至 125°C			15	mV
	$V_S = 5.5\text{ V}$, $R_L = 10\text{ k}\Omega$, $T_A = -40^\circ\text{C}$ 至 125°C			30	mV
	$V_S = 1.8\text{ V}$, $R_L = 2\text{ k}\Omega$, $T_A = -40^\circ\text{C}$ 至 125°C			60	mV
	$V_S = 5.5\text{ V}$, $R_L = 2\text{ k}\Omega$, $T_A = -40^\circ\text{C}$ 至 125°C			120	mV
I_{SC} 短路电流	$V_S = 5\text{ V}$		± 50		mA
Z_O 开环输出阻抗	$V_S = 5\text{ V}$, $f = 10\text{ MHz}$		250		Ω
电源					
V_S 额定电压		1.8		5.5	V
I_Q 每个放大器的静态电流	$V_S = 5\text{ V}$, $I_O = 0\text{ mA}$, $T_A = -40^\circ\text{C}$ 至 125°C		400	500	μA
开通时间	$V_S = 0\text{ V}$ 至 5.5 V		200		μs
关断 ($V_S = 1.8\text{ V}$ 至 5.5 V) ⁽²⁾					
I_{QSD} 每个器件的静态电流	所有放大器均已禁用, $\overline{\text{SHDN}} = V_{S-}$		0.01	1	μA
	已禁用一个放大器 (OPA2316S)		345		μA
V_{IH} 高压 (已启用)	已启用放大器	$(V+) - 0.5$			V
V_{IL} 低电压 (已禁用)	已禁用放大器			$(V-) + 0.2$	V
t_{ON} 放大器启用时间 ⁽³⁾	完全关断, $G = 1$, $V_{OUT} = 0.9 \times V_S / 2$ ⁽⁴⁾		13		μs
	部分关断, $G = 1$, $V_{OUT} = 0.9 \times V_S / 2$ ⁽⁴⁾		10		μs
t_{OFF} 放大器禁用时间 ⁽³⁾	$G = 1$, $V_{OUT} = 0.1 \times V_S / 2$		5		μs
$\overline{\text{SHDN}}$ 引脚输入偏置电流 (每个引脚)	$V_{IH} = 5\text{ V}$		3.5		pA
	$V_{IL} = 0\text{ V}$		2.5		pA
温度					
额定温度范围		-40		125	$^\circ\text{C}$
T_A 工作温度		-55		150	$^\circ\text{C}$
T_{stg} 贮存温度		-65		150	$^\circ\text{C}$


(2) 由设计和特征确保; 未经生产测试。

(3) 启用时间 (t_{ON}) 和禁用时间 (t_{OFF}) 是指施加给 $\overline{\text{SHDN}}$ 引脚的信号为 50% 时到输出电压达到 10% (禁用) 或 90% (启用) 电平时之间的时间。

(4) 完全关断是指双通道 OPA2316S 的通道 A 和 B 均处于禁用状态 ($\overline{\text{SHDN}}_A = \overline{\text{SHDN}}_B = V_{S-}$)。部分关断是指仅使用一个 $\overline{\text{SHDN}}$ 引脚; 在这种模式下, 内部偏置和振荡器保持工作状态, 并且启用时间更短。


6.9 典型特性

$T_A = 25^\circ\text{C}$ 时, $V_S = 5.5\text{V}$, $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$, $V_{CM} = V_S / 2$, 且 $V_{OUT} = V_S / 2$ (除非另有说明)。




根据 12551 个放大器得出的分布图

Figure 1. 失调电压分布




$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$, 根据 70 个放大器得出的分布图

Figure 2. 失调电压漂移分布图




显示 9 个典型单元

Figure 3. 失调电压与温度间的关系



$V_+ = 2.75\text{V}$, $V_- = -2.75\text{V}$, 显示 9 个典型单元

Figure 4. 失调电压与共模电压间的关系



$V_+ = 0.9\text{V}$ 至 2.75V , $V_- = -0.9\text{V}$ 至 -2.75V , 显示 9 个典型单元

Figure 5. 失调电压与电源间的关系




Figure 6. 开环增益和相位与频率间的关系

典型特性 (continued)

$T_A = 25^\circ\text{C}$ 时, $V_S = 5.5\text{V}$, $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$, $V_{CM} = V_S / 2$, 且 $V_{OUT} = V_S / 2$ (除非另有说明)。




Figure 7. 开环增益与温度间的关系




Figure 8. 开环增益与温度间的关系




Figure 9. 闭环增益与频率间的关系




Figure 10. 输入偏置和偏移电流与温度间的关系




Figure 11. 输出电压摆幅与输出电流间的关系




Figure 12. CMRR 和 PSRR 与频率间的关系
(以输入为参考)

典型特性 (continued)

$T_A = 25^\circ\text{C}$ 时, $V_S = 5.5\text{V}$, $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$, $V_{CM} = V_S / 2$, 且 $V_{OUT} = V_S / 2$ (除非另有说明)。




Figure 13. CMRR 与温度间的关系 (窄范围)




Figure 14. CMRR 与温度间的关系 (宽范围)




Figure 15. PSRR 与温度间的关系




Figure 16. 0.1Hz 至 10Hz 输入电压噪声




Figure 17. 输入电压噪声频谱密度与频率间的关系




Figure 18. 输入电压噪声与共模电压间的关系

典型特性 (continued)

$T_A = 25^\circ\text{C}$ 时, $V_S = 5.5\text{V}$, $R_L = 10\text{k}\Omega$ 连接至 $V_S/2$, $V_{CM} = V_S/2$, 且 $V_{OUT} = V_S/2$ (除非另有说明)。




Figure 19. THD + N 与频率间的关系




Figure 20. THD + N 与幅度间的关系




Figure 21. 静态电流与电源电压间的关系




Figure 22. 静态电流与温度间的关系




Figure 23. 开环输出阻抗与频率间的关系




Figure 24. 小信号过冲与负载电容间的关系

典型特性 (continued)

$T_A = 25^\circ\text{C}$ 时, $V_S = 5.5\text{V}$, $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$, $V_{CM} = V_S / 2$, 且 $V_{OUT} = V_S / 2$ (除非另有说明)。




Figure 25. 小信号过冲与负载电容间的关系




Figure 26. 无相位反转




Figure 27. 正过载恢复




Figure 28. 负过载恢复




Figure 29. 小信号阶跃响应




Figure 30. 大信号阶跃响应

典型特性 (continued)

$T_A = 25^\circ\text{C}$ 时, $V_S = 5.5\text{V}$, $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$, $V_{CM} = V_S / 2$, 且 $V_{OUT} = V_S / 2$ (除非另有说明)。




Figure 31. 正极性大信号趋稳时间




Figure 32. 负极性大信号趋稳时间




Figure 33. 短路电流与温度间的关系




Figure 34. 最大输出电压与频率和电源电压间的关系




Figure 35. 以同相输入为参考的电磁干扰抑制比 (EMIRR IN+) 与频率间的关系




Figure 36. 通道分离与频率间的关系


7 详细 说明

7.1 概述

OPA316 是一系列具有低功耗、轨至轨输入和输出的运算放大器。这些器件的工作电压范围为 1.8V 至 5.5V，具有单位增益稳定特性，并且适用于各种通用 应用。的理想之选。AB 类输出级能够驱动连接至 $V+$ 和接地间任一点的小于或等于 $10k\Omega$ 的负载。输入共模电压范围包括两个电源轨，并支持将 OPA316 系列器件用于几乎任何单电源应用。轨至轨输入和输出摆幅可大幅扩大动态范围（尤其在低电源 应用中），因此这些器件成为了驱动采样模数转换器 (ADC) 的理想之选。

OPA316 系列 消除 10MHz 宽带和 $6V/\mu s$ 转换率，且每个通道仅有 $400\mu A$ 的电源电流，从而在功耗极低的情况下提供良好的交流电性能。在直流 应用 中也具有良好性能，其输入噪声电压极低（在 1kHz 时为 $11nV/\sqrt{Hz}$ ），输入偏置电流低 (5pA)，且输入失调电压为 0.5mV（典型值）。

7.2 功能方框图



7.3 特性 说明

7.3.1 工作电压

OPAx316 运算放大器在 1.8V 至 5.5V 的电压范围内可安全无虞地运行。此外，许多规格在 $-40^{\circ}C$ 至 $+125^{\circ}C$ 温度下适用。[典型特性](#) 图表中说明了随工作电压或温度变化而显著变化的参数。

7.3.2 轨至轨输入

OPAx316 系列的输入共模电压范围在电源轨基础上向外扩展了 200mV，从而支持高于 2.5V 的电源电压。此性能由一个互补输入级实现：一个 N 通道输入差分对和一个 P 通道差分对并联，如 [功能方框图](#) 所示。当输入电压靠近正轨（通常在 $(V+) - 1.4V$ 到高于正电源电压 200mV 之间）时，N 沟道对有效；而当输入在低于负电源电压 200mV 到大约 $(V+) - 1.4V$ 之间时，P 沟道对有效。在一个通常介于 $(V+) - 1.2V$ 到 $(V+) - 1V$ 之间的小转换区域内，两个通道对都会打开。此 200mV 转换区域可能会随工艺不同而发生变化，最高可达 200mV。因此，此转换区域（两个级都打开）在低端上的范围为 $(V+) - 1.4V$ 至 $(V+) - 1.2V$ ，在高端上的范围高达 $(V+) - 1V$ 至 $(V+) - 0.8V$ 。与器件在此区域外运行相比，器件在此转换区域内运行时，PSRR、CMRR、失调电压、温漂和 THD 会降级。

特性说明 (continued)

7.3.3 输入和 ESD 保护

OPAx316 在所有引脚上均整合了内部 ESD 保护电路。在输入和输出引脚的情况下，这种保护主要包括连接在输入和电源引脚间的导流二极管。只要电流如**绝对最大额定值**中所述不超过 10mA，这些 ESD 保护二极管便还能提供电路内输入过驱保护。[Figure 37](#) 显示了如何通过将串联输入电阻器添加到被驱动的输入端来限制输入电流。添加的电阻器会增加放大器输入端的热噪声；在对噪声敏感的应用中，该值必须保持在最低值中，该值应保持在最低值。




Figure 37. 输入电流保护

7.3.4 共模抑制比 (CMRR)

OPAx316 的 CMRR 是以多种方式指定的，因此对于给定的应用，用户可以使用最佳匹配项；请参阅[电气特征](#)。首先，数据表给出了低于转换区域 $[V_{CM} < (V+) - 1.4V]$ 的共模范围内的器件 CMRR。当应用需要使用其中一个差分输入对时，此规格最能说明器件的能力。其次，指定了在 $V_{CM} = -0.2V$ 至 $5.7V$ 时（对于 $V_S = 5.5V$ ）整个共模范围的 CMRR。最后这个值包含整个转换区域内的变化，如[Figure 4](#) 所示。

7.3.5 EMI 敏感性和输入滤波

运算放大器随着器件对于电磁干扰 (EMI) 的易感性而发生变化。如果传导 EMI 进入运算放大器，放大器输出中观察到的直流偏移值在有 EMI 时可能偏离其标称值。这个偏离是由与内部半导体结相关的信号修整引起的。虽然所有的运算放大器引脚功能都会受到 EMI 的影响，但是信号输入引脚可能是最易受影响的。OPA316 运算放大器系列整合了内部输入低通滤波器，该滤波器可减少放大器对 EMI 的响应。此滤波器提供共模和差分模式滤波。此滤波器针对大约 80MHz (-3dB) 的截止频率而设计，具有每十倍频 20dB 的下降率。

TI 已经开发出在 10MHz 至 6GHz 的宽频谱范围内精确测量和量化运算放大器抗扰度的功能。EMI 抑制比 (EMIRR) 指标允许按 EMI 抗扰性直接比较运算放大器。[Figure 35](#) 说明了针对 OPA316 系列执行的此测试的结果。有关更多信息，请参阅《[运算放大器的 EMI 抑制比](#)》(SBOA128)。

7.3.6 轨至轨输出

OPAx316 器件是一种低功耗、低噪声运算放大器，可提供强大的输出驱动能力。一个具有共源晶体管 AB 类输出级被用于实现完全轨到轨输出摆幅功能。对于 10kΩ 的电阻负载，无论施加的电源电压是多少，输出摆幅通常在两个电源轨的 30mV 以内。不同的负载情况会改变放大器在靠近电源轨范围内摆动的能力；请参阅典型特性图[输出电压摆幅与输出电流间的关系](#) ([Figure 11](#))。

7.3.7 电容负载和稳定性

OPAx316 旨在用于需要驱动容性负载的应用。与所有运算放大器一样，可能存在会使 OPAx316 变得不稳定的特定情况。在确定特定运算放大器的运行是否稳定时，需要考虑放大器电路配置、布局、增益和输出负载等因素。在单位增益

(+1V/V) 缓冲器配置下驱动电容负载的运算放大器比在更高噪声增益下工作的放大器更容易出现不稳定的情况。电容负载与运算放大器输出电阻相结合后，在反馈环路内产生一个使相补角降级的极点。相位裕量的减小随着容性负载的增加而增加。保守而言，最佳做法是设计 25% 的过冲 (40° 相补角)，这样可在流程变化期间提供更高的稳定性。某些较大的电容器 (C_L 大于 1μF) 的等效串联电阻 (ESR) 足以改变反馈环路内的相位特性，从而使放大器保持稳定。增加放大器闭环增益使得放大器能够驱动更大的电容。当在更高电压增益上观察放大器的过冲响应时，这个增加的驱动能力会十分明显。请参阅典型特性图：[小信号过冲与电容负载间的关系](#) ([Figure 24](#), $G = -1V/V$) 和 [小信号过冲与电容负载间的关系](#) ([Figure 25](#), $G = +1V/V$)。

放大器在单位增益配置下运行时增大电容负载驱动能力的一种方法就是串行插入一个小电阻器 (一般为 10Ω 到 20Ω)，与输出串联 (如 [Figure 38](#) 中所示)。这个电阻器大大减少了与大电容负载相关的过冲和振铃。然而，这个技巧的一个可能问题是这个增加的串联电阻和任一与负载电容并联的连接电阻会生成一个分压器。此分压器在输出上引入一个减少输出摆幅的增益误差。

特性 说明 (continued)




Figure 38. 改进容性负载驱动

7.3.8 过载恢复

过载恢复定义为运算放大器输出从饱和状态恢复到线性状态所需的时间。当输出电压由于高输入电压或高增益而超过额定工作电压时，运算放大器的输出器件进入饱和区。器件进入饱和区后，输出器件中的电荷载体需要时间返回到线性状态。当电荷载体返回到线性状态时，器件开始以指定的压摆率进行转换。因此，过载时的传播延迟等于过载恢复时间与转换时间的总和。OPAx316 的过载恢复时间大约为 300ns。

7.3.9 DFN 封装

OPA2316 (双通道版本) 器件使用 DFN 样式封装 (也称为 SON)；此封装是一种仅在封装底部两侧有触点的 QFN 封装。这种无引线封装最大限度增加了印刷电路板 (PCB) 空间，并通过外露散热焊盘来增强散热和电气特征。DFN 封装的主要优点之一是它的高度 (0.9-mm) 较低。DFN 封装物理尺寸小，具有更小的布线面积、更高的散热性能以及更低的电气寄生，并且所采用的引脚分配机制与其他常用封装 (如 SOIC 和 MSOP) 一致。此外，无外部引线也消除了引线弯曲问题。

对于 DFN 封装，可使用标准 PCB 组装技巧轻松安装。请参阅 [《QFN/SON PCB 连接》](#) (SLUA271) 和 [《方形扁平无引脚逻辑封装》](#) (SCBA017)。

NOTE

将 DFN 封装底部的外露引线框芯片垫连接至最低负电位 (V-)。

7.4 器件功能模式

OPA316、OPA2316 和 OPA4316 器件会在连接电源时通电。这些器件可根据应用情况作为单电源运算放大器或双电源放大器使用。

OPA2316S 器件具有 SHDN (启用) 引脚功能，以运算放大器的负电源电压为基准。逻辑高电平将启用运算放大器。有效逻辑高电平是指施加到 SHDN 引脚上的电压 $[(V+) - 0.1V]$ ，最大为 (V+)。有效逻辑低电平是指施加到使能引脚上的电压 $[(V-) + 0.1V]$ ，最低为 (V-)。施加到 SHDN 的最大允许电压相对于负电源为 5.5V (与正电源电压无关)。将该引脚连接至有效的高电压、低电压或者被驱动，而不是保留开路。

逻辑输入是高阻抗 CMOS 输入。对于这两个输入，将独立控制。对于电池供电的应用，这种特性可以用于大幅降低平均电流并延长电池使用寿命。

8 应用和实施


NOTE

以下应用部分中的 信息 不属于 TI 组件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定组件是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。

8.1 应用信息

8.1.1 一般配置

当接收到低电平信号时，器件通常需要限制即将进入系统的信号的带宽。建立这个受限带宽的最简单方法是在放大器的同相引脚上放置一个 RC 滤波器，如 Figure 39 中所示。



$$\frac{V_{OUT}}{V_{IN}} = \left(1 + \frac{R_F}{R_G}\right) \left(\frac{1}{1 + sR_1C_1}\right)$$

Figure 39. 单极低通滤波器

如果需要更多衰减，器件需要多极点滤波器。Sallen-Key 滤波器可用于完成此项任务，如 Figure 40 所示。为了获得最佳结果，放大器的带宽必须是滤波器频率带宽的 8 到 10 倍。不遵守这一准则可能导致放大器出现相移。




Figure 40. 两极低通 Sallen-Key 滤波器

8.2 典型应用

有些 应用 需要差分信号。 Figure 41 显示，简单电路可利用一个 2.7V 的电源将 0.1V 至 2.4V 的单端输入转换为 $\pm 2.3V$ 的差分输出。本示例有意限制输出范围以实现线性最大化。电路由两个放大器构成。一个放大器充当缓冲器并产生 VOUT+ 电压。另一个放大器使输入反相并添加参考电压以生成 VOUT-。VOUT+ 和 VOUT- 范围为 0.1V 至 2.4V。差异 VDIFF 是指 VOUT+ 和 VOUT- 之间的差异，这导致差异输出电压范围为 2.3 V。

典型应用 (continued)




Figure 41. 单端输入到差分输出的转换原理图

8.2.1 设计要求

Table 1 列出了设计要求：

Table 1. 设计参数

设计参数	值
电源电压	2.7V
基准电压	2.5V
输入电压	0.1V 至 2.4V
输出差分电压	±2.3V
输出共模电压	1.25V
小信号带宽	5MHz

8.2.2 详细设计流程

在 Figure 41 中，电路采用单端输入信号 V_{IN} ，并生成两个输出信号 (V_{OUT+} 和 V_{OUT-})，生成输出信号时使用两个放大器和基准电压 V_{REF} 。 V_{OUT+} 是第一个放大器的输出，并且是输入信号 V_{IN} 的缓冲版本（如 Equation 1 所示）。 V_{OUT-} 是第二个放大器的输出，该放大器使用 V_{REF} 将失调电压添加至 V_{IN} 和反馈以添加反相增益。 V_{OUT-} 的传递函数如 Equation 2 所示。

$$V_{OUT+} = V_{IN} \quad (1)$$

$$V_{OUT-} = V_{REF} \times \left(\frac{R_4}{R_3 + R_4} \right) \times \left(1 + \frac{R_2}{R_1} \right) - V_{IN} \times \frac{R_2}{R_1} \quad (2)$$

差分输出信号 V_{DIFF} 是两个单端输出信号 V_{OUT+} 和 V_{OUT-} 之间的差异。Equation 3 显示了 V_{DIFF} 的传递函数。使用 Equation 4 和 Equation 5 中的条件并应用 $R_1 = R_2$ 和 $R_3 = R_4$ 两种条件，传递函数简化为了 Equation 6。使用此配置，最大的输入信号等于基准电压，每个放大器的最大输出等于 V_{REF} 。差分输出范围为 $2 \times V_{REF}$ 。此外，共模电压是 V_{REF} 的一半，如 Equation 7 所示。

$$V_{DIFF} = V_{OUT+} - V_{OUT-} = V_{IN} \times \left(1 + \frac{R_2}{R_1} \right) - V_{REF} \times \left(\frac{R_4}{R_3 + R_4} \right) \times \left(1 + \frac{R_2}{R_1} \right) \quad (3)$$

$$V_{OUT+} = V_{IN} \quad (4)$$

$$V_{OUT-} = V_{REF} - V_{IN} \quad (5)$$

$$V_{DIFF} = 2 \times V_{IN} - V_{REF} \quad (6)$$

$$V_{CM} = \left(\frac{V_{OUT+} + V_{OUT-}}{2} \right) = \frac{1}{2} V_{REF} \quad (7)$$

8.2.2.1 放大器选择

输入范围的线性是实现良好直流精度的关键。共模输入范围和输出摆幅限制决定线性。通常，需要具有轨至轨输入和输出摆幅的放大器。宽带是此设计的主要考虑因素，因此，选择 OPAx316 是因为其宽带高于 5MHz 的目标。宽带和功耗比可使该器件实现低功耗，且低失调和低漂移可确保精度适中的应用实现良好精度。

8.2.2.2 无源组件选择

由于 V_{OUT-} 的传递函数高度依赖于电阻器 (R_1 、 R_2 、 R_3 和 R_4)，应使用低容差的电阻器以最大限度提高性能并最大限度减小误差。此设计使用电阻值为 49.9k Ω 且容差为 0.1% 的电阻器。但是，如果系统噪声是关键参数，可以选择较低电阻值 (6k Ω 或更低) 以使整个系统保持低噪音。这可确保电阻器噪声低于放大器噪声。

8.2.3 应用曲线

Figure 42、Figure 43 和 Figure 44 中的测量传递函数是通过扫描 0.1 V 至 2.4 V 输入电压而生成的。整个输入范围实际上是 0V 至 2.5V，但被限制为不超过 0.1V 以维持最佳线性。有关此设计和可用于代替 OPAx316 的其他备选器件的更多信息，请参阅《单端输入至差分输出转换电路参考设计》(TIPD131)。




Figure 42. VOUT+ 与输入电压间的关系




Figure 43. VOUT- 与输入电压间的关系




Figure 44. VDIFF 与输入电压间的关系

9 电源建议

OPAx316 的额定工作范围为 1.8V 至 5.5V ($\pm 0.9\text{V}$ 至 $\pm 2.75\text{V}$) ; 多种规格适用于 -40°C 至 $+125^{\circ}\text{C}$ 的温度范围。[典型特性](#) 中介绍了可能会随工作电压或温度的变化而显著变化的参数。

CAUTION

电源电压大于 7V 可能对器件造成永久损坏 (请参阅[绝对最大额定值](#)表)。

将 $0.1\mu\text{F}$ 旁路电容放置于电源引脚附近，旁路电容可以提供低阻抗回路来降低电源的耦合噪声。有关旁路电容器放置的更多详细信息，请参阅[布局指南](#)。

10 布局

10.1 布局指南

为了实现器件的最佳运行性能，应使用良好的 PCB 布局规范，包括：

- 噪声可通过全部电路电源引脚以及运算放大器传入模拟电路。旁路电容器通过提供模拟电路的本地低阻抗电源来减少耦合噪声。
 - 在每个电源引脚和接地端之间连接低 ESR 0.1 μ F 陶瓷旁路电容器，放置位置尽量靠近器件。从 V+ 到接地端的单个旁路电容器适用于单通道电源应用。
- 将电路的模拟和数字部分单独接地是最简单和最有效的噪声抑制方法之一。多层 PCB 中通常将一层或多层专门作为接地层。接地层有助于散热和降低电磁干扰 (EMI) 噪声。请小心地对数字接地和模拟接地进行物理隔离，同时应注意接地电流。有关更多详细信息，请参阅《电路板布局技巧》(SLOA089)。
- 为了减少寄生耦合，请让输入走线尽可能远离电源或输出走线。如果这些走线不能保持分离状态，让敏感走线与有噪声的走线垂直相交比平行相交好得多。
- 外部组件的位置应尽量靠近器件。如 [布局示例](#) 中所示，使 RF 和 RG 接近反相输入可最大限度地减小寄生电容。
- 尽可能缩短输入走线。切记，输入走线是电路中最敏感的部分。
- 考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近走线在不同电势下产生的泄漏电流。

10.2 布局示例




Figure 45. 同相配置的运算放大器电路板布局

11 器件和文档支持

11.1 文档支持

11.1.1 相关文档

请参阅如下相关文档：

- 《运算放大器的 **EMI 抑制比**》（文献编号：SBOA128）。
- 《**QFN/SON PCB 连接**》（文献编号：SLUA271）。
- 《四方扁平无引线逻辑器件封装》（文献编号：SCBA017）。
- 《单端输入至差分输出转换电路参考设计》（文献编号：TIPD131）。
- 《电路板布局布线技巧》（文献编号：SLOA089）。

11.2 相关链接

下面的表格中列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件以及申请样片或购买产品的快速访问链接。

表 2. 相关链接

部件	产品文件夹	样片与购买	技术文档	工具和软件	支持和社区
OPA316	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处
OPA2316	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处
OPA2316S	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处
OPA4316	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处

11.3 接收文档更新通知

要接收文档更新通知，请导航至 [TI.com.cn](#) 上的器件产品文件夹。单击右上角的**通知我**进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.4 社区资源

下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《[使用条款](#)》。

TI E2E™ 在线社区 **TI 的工程师对工程师 (E2E) 社区**。此社区的创建目的在于促进工程师之间的协作。在 [e2e.ti.com](#) 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。

设计支持 **TI 参考设计支持** 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。

11.5 商标

E2E is a trademark of Texas Instruments.
All other trademarks are the property of their respective owners.

11.6 静电放电警告



这些装置包含有限的内置 ESD 保护。存储或装卸时，应将导线一起截短或将装置放置于导电泡棉中，以防止 MOS 门极遭受静电损伤。

11.7 术语表

SLYZ022 — TI 术语表。

这份术语表列出并解释术语、缩写和定义。

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此产品说明书的浏览器版本，请参阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
OPA2316ID	ACTIVE	SOIC	D	8	75	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	O2316	Samples
OPA2316IDGK	ACTIVE	VSSOP	DGK	8	80	RoHS & Green	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	OVMQ	Samples
OPA2316IDGKR	ACTIVE	VSSOP	DGK	8	2500	RoHS & Green	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	OVMQ	Samples
OPA2316IDR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	O2316	Samples
OPA2316IDRGR	ACTIVE	SON	DRG	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	SMD	Samples
OPA2316IDRGTT	ACTIVE	SON	DRG	8	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	SMD	Samples
OPA2316SIDGS	ACTIVE	VSSOP	DGS	10	80	RoHS & Green	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	SMG	Samples
OPA2316SIDGSR	ACTIVE	VSSOP	DGS	10	2500	RoHS & Green	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	SMG	Samples
OPA2316SIRUGR	ACTIVE	X2QFN	RUG	10	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1QU	Samples
OPA2316SIRUGT	ACTIVE	X2QFN	RUG	10	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1QU	Samples
OPA316IDBVR	ACTIVE	SOT-23	DBV	5	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	SLE	Samples
OPA316IDBVT	ACTIVE	SOT-23	DBV	5	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	SLE	Samples
OPA316IDCKR	ACTIVE	SC70	DCK	5	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	SLD	Samples
OPA316IDCKT	ACTIVE	SC70	DCK	5	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	SLD	Samples
OPA4316ID	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	O4316D	Samples
OPA4316IDR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	O4316D	Samples
OPA4316IPW	ACTIVE	TSSOP	PW	14	90	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA4316	Samples
OPA4316IPWR	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA4316	Samples

⁽¹⁾ The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

⁽²⁾ **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of ≤ 1000 ppm threshold. Antimony trioxide based flame retardants must also meet the ≤ 1000 ppm threshold requirement.

⁽³⁾ MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

⁽⁴⁾ There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.


⁽⁵⁾ Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

⁽⁶⁾ Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2316IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2316IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2316IDRGR	SON	DRG	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
OPA2316IDRGT	SON	DRG	8	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
OPA2316SIDGSR	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2316SIRUGR	X2QFN	RUG	10	3000	180.0	8.4	1.75	2.25	0.55	4.0	8.0	Q1
OPA2316SIRUGT	X2QFN	RUG	10	250	180.0	8.4	1.75	2.25	0.55	4.0	8.0	Q1
OPA316IDBVR	SOT-23	DBV	5	3000	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
OPA316IDBVT	SOT-23	DBV	5	250	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
OPA316IDCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
OPA316IDCKT	SC70	DCK	5	250	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
OPA4316IDR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
OPA4316IPWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1


TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2316IDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
OPA2316IDR	SOIC	D	8	2500	853.0	449.0	35.0
OPA2316IDRGR	SON	DRG	8	3000	367.0	367.0	35.0
OPA2316IDRGT	SON	DRG	8	250	182.0	182.0	20.0
OPA2316SIDGSR	VSSOP	DGS	10	2500	366.0	364.0	50.0
OPA2316SIRUGR	X2QFN	RUG	10	3000	210.0	185.0	35.0
OPA2316SIRUGT	X2QFN	RUG	10	250	210.0	185.0	35.0
OPA316IDBVR	SOT-23	DBV	5	3000	180.0	180.0	18.0
OPA316IDBVT	SOT-23	DBV	5	250	180.0	180.0	18.0
OPA316IDCKR	SC70	DCK	5	3000	180.0	180.0	18.0
OPA316IDCKT	SC70	DCK	5	250	180.0	180.0	18.0
OPA4316IDR	SOIC	D	14	2500	340.5	336.1	32.0
OPA4316IPWR	TSSOP	PW	14	2000	853.0	449.0	35.0

TUBE



*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
OPA2316ID	D	SOIC	8	75	506.6	8	3940	4.32
OPA2316IDGK	DGK	VSSOP	8	80	330	6.55	500	2.88
OPA2316SIDGS	DGS	VSSOP	10	80	330	6.55	500	2.88
OPA4316ID	D	SOIC	14	50	507	8	3940	4.32
OPA4316IPW	PW	TSSOP	14	90	530	10.2	3600	3.5




DBV0005A

PACKAGE OUTLINE

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214839/F 06/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/F 06/2021

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/F 06/2021

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.



4221984/A 05/2015

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187, variation BA.

EXAMPLE BOARD LAYOUT



DGS0010A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221984/A 05/2015

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DGS0010A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X


4221984/A 05/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

D (R-PDSO-G14)

PLASTIC SMALL OUTLINE




NOTES:

- A. All linear dimensions are in inches (millimeters).
- B. This drawing is subject to change without notice.
- C. Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0,15) each side.
- D. Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0,43) each side.
- E. Reference JEDEC MS-012 variation AB.

D (R-PDSO-G14)


PLASTIC SMALL OUTLINE



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Publication IPC-7351 is recommended for alternate designs.
 - D. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC-7525 for other stencil recommendations.
 - E. Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

PW (R-PDSO-G14)

PLASTIC SMALL OUTLINE




4040064-3/G 02/11

- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - B. This drawing is subject to change without notice.
 - C. Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0,15 each side.
 - D. Body width does not include interlead flash. Interlead flash shall not exceed 0,25 each side.
 - E. Falls within JEDEC MO-153

PW (R-PDSO-G14)


PLASTIC SMALL OUTLINE



- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Publication IPC-7351 is recommended for alternate designs.
 - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC-7525 for other stencil recommendations.
 - Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

RUG (R-PQFP-N10)


PLASTIC QUAD FLATPACK




4208528-3/B 04/2008

- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - B. This drawing is subject to change without notice.
 - C. QFN (Quad Flatpack No-Lead) package configuration.
 - D. This package complies to JEDEC MO-288 variation X2EFD.

RUG (R-PQFP-N10)



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Publication IPC-7351 is recommended for alternate designs.
 - D. Customers should contact their board fabrication site for minimum solder mask web tolerances between signal pads.
 - E. Maximum stencil thickness 0,127 mm (5 mils). All linear dimensions are in millimeters.
 - F. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC 7525 for stencil design considerations.
 - G. Side aperture dimensions over-print land for acceptable area ratio > 0.66. Customer may reduce side aperture dimensions if stencil manufacturing process allows for sufficient release at smaller opening.




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019


NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X


4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DGK (S-PDSO-G8)

PLASTIC SMALL-OUTLINE PACKAGE




NOTES:

- A. All linear dimensions are in millimeters.
- B. This drawing is subject to change without notice.
- C. Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per end.
- D. Body width does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
- E. Falls within JEDEC MO-187 variation AA, except interlead flash.

DGK (S-PDSO-G8)


PLASTIC SMALL OUTLINE PACKAGE



- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Publication IPC-7351 is recommended for alternate designs.
 - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC-7525 for other stencil recommendations.
 - Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.



DRG (S-PWSON-N8)

PLASTIC SMALL OUTLINE NO-LEAD



4205379/C 12/10

- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - B. This drawing is subject to change without notice.
 - C. SON (Small Outline No-Lead) package configuration.
 - D. The package thermal pad must be soldered to the board for thermal and mechanical performance. See the Product Data Sheet for details regarding the exposed thermal pad dimensions.
 - E. JEDEC MO-229 package registration pending.



4218885/A 03/2020

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT



DRG0008A

WSN - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X



SOLDER MASK DETAILS

4218885/A 03/2020


NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

DRG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
84% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218885/A 03/2020


NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



DCK (R-PDSO-G5)

PLASTIC SMALL OUTLINE



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Customers should place a note on the circuit board fabrication drawing not to alter the center solder mask defined pad.
 - D. Publication IPC-7351 is recommended for alternate designs.
 - E. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Example stencil design based on a 50% volumetric metal load solder paste. Refer to IPC-7525 for other stencil recommendations.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司