

具有集成电流感应、1/256 微步进、STEP/DIR 接口和智能调优技术的 DRV8428 步进电机驱动器

1 特性

- PWM 微步进电机驱动器
 - 简单的 STEP/DIR 接口
 - 最高 1/256 的微步进分度器
- 集成电流感应功能
 - 无需感应电阻
 - $\pm 6\%$ 满量程电流精度
- 智能调优衰减技术和混合衰减选项
- 4.2V 至 33V 工作电源电压范围
- $R_{DS(ON)}$: 24V、25°C 时为 1500m Ω HS + LS
- 每个电桥的电流容量: 1.7A 峰值、1A 满量程、0.7A rms
- 可配置关断时间 PWM 斩波
 - 7 μ s、16 μ s 或 32 μ s。
- 支持 1.8V、3.3V、5.0V 逻辑输入
- 低电流睡眠模式 (2 μ A)
- 适用于低电磁干扰 (EMI) 的展频时钟
- 小型封装和外形尺寸
- 保护特性
 - VM 欠压锁定 (UVLO)
 - 过流保护 (OCP)
 - 热关断 (OTSD)
 - 故障状态输出 (EN/nFAULT)

2 应用

- 打印机和扫描仪
- 舞台照明设备
- 缝纫机
- 安防和半球摄像头
- 办公和家庭自动化
- 工厂自动化和机器人
- 医疗应用

3 说明

DRV8428 是一款适用于工业和消费类应用的步进电机驱动器。该器件由两个 N 沟道功率 MOSFET H 桥驱动器、一个微步进分度器以及集成电流感应功能完全集成。DRV8428 最高可驱动 1A 满量程输出电流 (取决于 PCB 设计)。

DRV8428 采用内部电流感应架构, 无需再使用两个外部功率感应电阻器, 可缩小 PCB 面积并降低系统成本。该器件使用内部 PWM 电流调节方案, 该方案能在智能调优和混合衰减选项之间进行选择。智能调优可通

过自动调节实现出色的电流调节性能, 并对电机变化和老化效应进行补偿和减少电机的可闻噪声。

借助简单的 STEP/DIR 接口, 可通过外部控制器管理步进电机的方向和步进速率。该器件可以配置为不同步进模式, 范围涵盖整步至 1/256 微步。凭借专用 nSLEEP 引脚, 该器件可提供一种低功耗睡眠模式, 从而实现超低静态待机电流。提供的保护特性包括: 电源欠压、过流、短路以及过热保护。故障状态通过 EN/nFAULT 引脚指示。

表 3-1. 器件信息 (1)

器件型号	封装	封装尺寸 (标称值)
DRV8428PWPR	HTSSOP (16)	5mm x 4.4mm
DRV8428RTER	WQFN (16)	3.0mm x 3.0mm
DRV8428DYR	TSOT (16)	4.2mm x 3.26mm

(1) 如需了解所有可用封装, 请参阅数据表末尾的可订购产品附录。




图 3-1. 简化版原理图

内容

1 特性.....	1	7.3 特性说明.....	12
2 应用.....	1	7.4 器件功能模式.....	26
3 说明.....	1	8 应用和实施.....	27
4 修订历史记录.....	2	8.1 应用信息.....	27
5 引脚配置和功能.....	2	8.2 典型应用.....	27
5.1 引脚功能.....	4	9 电源相关建议.....	35
6 规格.....	5	9.1 大容量电容.....	35
6.1 绝对最大额定值.....	5	10 布局.....	36
6.2 ESD 等级.....	5	10.1 布局指南.....	36
6.3 建议运行条件.....	6	11 器件和文档支持.....	38
6.4 热性能信息.....	6	11.1 器件支持 (可选).....	38
6.5 电气特性.....	7	11.2 文档支持 (如果适用).....	38
6.6 分度器时序要求.....	8	11.3 接收文档更新通知.....	38
6.7 典型特性.....	9	11.4 社区资源.....	38
7 详细说明.....	11	11.5 商标.....	38
7.1 概述.....	11	12 机械、封装和可订购信息.....	39
7.2 功能方框图.....	12		

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

5 引脚配置和功能




图 5-1. PWP PowerPAD™ 封装 16 引脚 HTSSOP 俯视图




图 5-2. DYY 封装 16 引脚 TSOT 俯视图




图 5-3. RTE 封装 16 引脚 WQFN (带有外露散热焊盘) 俯视图

5.1 引脚功能

名称	引脚		I/O	类型	说明
	NO.				
	HTSSOP、TSOT	WQFN			
AOUT1	3	1	O	输出	绕组 A 输出。连接到步进电机绕组。
AOUT2	4	2	O	输出	绕组 A 输出。连接到步进电机绕组。
PGND	2	16	PWR	电源	电源接地。连接到系统接地。
BOUT2	5	3	O	输出	绕组 B 输出。连接到步进电机绕组
BOUT1	6	4	O	输出	绕组 B 输出。连接到步进电机绕组
DIR	14	12	I	输入	方向输入。逻辑电平设置步进的方向；内部下拉电阻。
EN/ nFAULT	15	13	I/O	输入/输出	逻辑低电平将禁用器件输出；逻辑高电平则会启用。还可用于故障指示。在发生故障时下拉为逻辑低电平。
DVDD	8	6	PWR	电源	逻辑电源电压。通过电容为 0.47 μ F 至 1 μ F、额定电压为 6.3V 或 10V 的 X7R 陶瓷电容器连接至 GND。
GND	7	5	PWR	电源	器件接地。连接到系统接地。
VREF	9	7	I	输入	电流设定基准输入。最大值为 3V。DVDD 可用于通过电阻分压器提供 VREF。
M0	10	8	I	输入	微步进模式设置引脚。设置步进模式；内部下拉电阻器。
M1	12	10			
DECAY/ TOFF	11	9	I	输入	衰减模式和关断时间设置引脚。有关详细信息，请参阅节 7.3.5 部分。
STEP	13	11	I	输入	步进输入。上升沿使分度器前进一步；内部下拉电阻。
VM	1	15	PWR	电源	电源。连接到电机电源电压，并通过一个 0.01 μ F 陶瓷电容器和一个额定电压为 VM 的大容量电容器旁路到 PGND。
nSLEEP	16	14	I	输入	睡眠模式输入。逻辑高电平用于启用器件；逻辑低电平用于进入低功耗睡眠模式；内部下拉电阻。nSLEEP 低电平脉冲将清除故障。
PAD	-	-	-	-	散热焊盘。连接到系统接地。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

	最小值	最大值	单位
电源电压 (VM)	- 0.3	35	V
nSLEEP 引脚电压 (nSLEEP)	- 0.3	V _{VM}	V
内部稳压器电压 (DVDD)	-0.3	5.75	V
控制引脚电压 (STEP、DIR、EN/nFAULT、DECAY/TOFF、M0、M1)	-0.3	5.75	V
开漏输出电流 (EN/nFAULT)	0	10	mA
基准输入引脚电压 (VREF)	-0.3	5.75	V
连续相节点引脚电压 (AOUT1、AOUT2、BOUT1、BOUT2)	- 1	V _{VM} + 1	V
瞬态 100ns 相节点引脚电压 (AOUT1、AOUT2、BOUT1、BOUT2)	- 3	V _{VM} + 3	V
峰值驱动电流 (AOUT1、AOUT2、BOUT1、BOUT2)	受内部限制		A
工作环境温度, T _A	-40	125	°C
运行结温, T _J	-40	150	°C
贮存温度, T _{stg}	-65	150	°C

(1) 应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值, 这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 等级

		值	单位	
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001	±2000	
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101	PWP 转角引脚 (1、8、9 和 16)	±750
			其他引脚	±500

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	最大值	单位
V_{VM}	可确保正常（直流）运行的电源电压范围	4.2	33	V
V_I	逻辑电平输入电压	0	5.5	V
V_{VREF}	VREF 电压	0.05	3	V
f_{PWM}	施加的 STEP 信号 (STEP)	0	500 ⁽¹⁾	kHz
I_{FS}	电机满量程电流 (xOUTx)	0	1 ⁽²⁾	A
I_{rms}	电机均方根电流 (xOUTx)	0	0.7 ⁽²⁾	A
T_A	工作环境温度	-40	125	°C
T_J	工作结温	-40	150	°C

(1) STEP 输入工作频率最高可达 500kHz，但系统带宽受电机负载限制

(2) 必须遵守功耗和热限值

6.4 热性能信息

热指标 ⁽¹⁾		DRV8428			单位
		PWP (HTSSOP)	DYY (TSOT)	RTE (WQFN)	
		16 引脚	16 引脚	16 引脚	
$R_{\theta JA}$	结至环境热阻	46.4	90.6	47	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	39.8	42.8	46.1	°C/W
$R_{\theta JB}$	结至电路板热阻	19.9	28.1	19.9	°C/W
ψ_{JT}	结至顶部特征参数	1.3	1.4	1.1	°C/W
ψ_{JB}	结至电路板特征参数	19.9	28.0	19.8	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	6.3	不适用	8.5	°C/W

(1) 有关新旧热指标的更多信息，请参阅《[半导体和 IC 封装热指标](#)》应用报告。

6.5 电气特性

典型值都是在 $T_A = 25^\circ\text{C}$ 且 $V_{VM} = 24\text{V}$ 条件下的值。除非另有说明，否则所有限值都是在推荐工作条件下的限值。

参数		测试条件	最小值	典型值	最大值	单位
电源电压 (VM、DVDD)						
I_{VM}	VM 工作电源电流	EN/nFAULT = 1, nSLEEP = 1, 无电机负载		3.8	5.6	mA
I_{VMQ}	VM 睡眠模式电源电流	nSLEEP = 0		2	4	μA
t_{SLEEP}	休眠时间	nSLEEP = 0 至睡眠模式	120			μs
t_{WAKE}	唤醒时间	nSLEEP = 1 至输出转换		0.8	1.2	ms
t_{ON}	开通时间	VM > UVLO 至输出转换		0.8	1.2	ms
V_{DVDD}	内部稳压器电压	无外部负载, $6\text{V} < V_{VM} < 33\text{V}$	4.75	5	5.25	V
		无外部负载, $V_{VM} = 4.2\text{V}$	3.9	4.05		V
逻辑电平输入 (STEP、DIR、nSLEEP)						
V_{IL}	输入逻辑低电平电压		0		0.6	V
V_{IH}	输入逻辑高电平电压		1.5		5.5	V
V_{HYS}	输入逻辑迟滞			150		mV
I_{IL}	输入逻辑低电平电流	$V_{IN} = 0\text{V}$	-1		1	μA
I_{IH}	输入逻辑高电平电流	$V_{IN} = 5\text{V}$			100	μA
三电平输入 (M0)						
V_{I1}	输入逻辑低电平电压	连接至 GND	0		0.6	V
V_{I2}	输入高阻态电压	高阻态	1.8	2	2.2	V
V_{I3}	输入逻辑高电平电压	连接至 DVDD	2.7		5.5	V
I_O	输出上拉电流			10		μA
四电平输入 (M1)						
V_{I1}	输入逻辑低电平电压	连接至 GND	0		0.6	V
V_{I2}		$330\text{k}\Omega \pm 5\%$ 至 GND	1	1.25	1.4	V
V_{I3}	输入高阻态电压	高阻态	1.8	2	2.2	V
V_{I4}	输入逻辑高电平电压	连接至 DVDD	2.7		5.5	V
I_{IL}	输出上拉电流			10		μA
七电平输入 (DECAY/TOFF)						
V_{I1}	电压电平 1	连接至 GND	0		0.1	V
V_{I2}	电压电平 2	$14.7\text{k}\Omega \pm 1\%$ 至 GND	0.2		0.35	V
V_{I3}	电压电平 3	$44.2\text{k}\Omega \pm 1\%$ 至 GND	0.55		0.8	V
V_{I4}	电压电平 4	$100\text{k}\Omega \pm 1\%$ 至 GND	1		1.25	V
V_{I5}	电压电平 5	$249\text{k}\Omega \pm 1\%$ 至 GND	1.5		1.75	V
V_{I6}	电压电平 6	高阻态	2.1		2.4	V
V_{I7}	电压电平 7	连接至 DVDD	3		5.5	V
I_{IL}	输出上拉电流			22.5		μA
控制输入/输出 (EN/nFAULT)						
V_{OL}	输出逻辑低电平电压		0		0.6	V
R_{PD2}	内部下拉电阻			2		$\text{M}\Omega$
I_L	泄漏电流	$V_{EN/nFAULT} = 5\text{V}$, 故障状况			375	μA
电机驱动器输出 (AOUT1、AOUT2、BOUT1、BOUT2)						
$R_{DS(ONH)}$	高侧 FET 导通电阻	$V_{VM} = 24\text{V}$, $T_J = 25^\circ\text{C}$, $I_O = -0.5\text{A}$		750	875	$\text{m}\Omega$
		$V_{VM} = 24\text{V}$, $T_J = 125^\circ\text{C}$, $I_O = -0.5\text{A}$		1130	1350	$\text{m}\Omega$
		$V_{VM} = 24\text{V}$, $T_J = 150^\circ\text{C}$, $I_O = -0.5\text{A}$		1250	1450	$\text{m}\Omega$

典型值都是在 $T_A = 25^\circ\text{C}$ 且 $V_{VM} = 24\text{V}$ 条件下的值。除非另有说明，否则所有限值都是在推荐工作条件下的限值。

参数		测试条件	最小值	典型值	最大值	单位
$R_{DS(ONL)}$	低侧 FET 导通电阻	$V_{VM} = 24\text{V}$, $T_J = 25^\circ\text{C}$, $I_O = 0.5\text{A}$		750	875	$\text{m}\Omega$
		$V_{VM} = 24\text{V}$, $T_J = 125^\circ\text{C}$, $I_O = 0.5\text{A}$		1130	1350	$\text{m}\Omega$
		$V_{VM} = 24\text{V}$, $T_J = 150^\circ\text{C}$, $I_O = 0.5\text{A}$		1250	1450	$\text{m}\Omega$
t_{SR}	输出压摆率	$V_{VM} = 24\text{V}$ 、 $I_O = 0.5\text{A}$ ，在 10% 至 90% 之间		240		$\text{V}/\mu\text{s}$
PWM 电流控制 (VREF)						
K_V	跨阻增益	$V_{REF} = 3\text{V}$	2.805	3	3.195	V/A
t_{OFF}	PWM 关断时间，混合 30% 衰减	DECAY/TOFF = 14.7k Ω 至 GND		7		μs
		DECAY/TOFF = 44.2k Ω 至 GND		16		
		DECAY/TOFF = 100k Ω 至 GND		32		
	PWM 关断时间，智能调优动态衰减	DECAY/TOFF = 249k Ω 至 GND		7		
		DECAY/TOFF = 高阻态		16		
		DECAY/TOFF = 连接至 DVDD		32		
ΔI_{TRIP}	电流跳变精度	$I_O = 1\text{A}$ ，10% 至 20% 电流设置	-15		15	%
		$I_O = 1\text{A}$ ，20% 至 67% 电流设置	-10		10	
		$I_O = 1\text{A}$ ，68% 至 100% 电流设置	-6		6	
$I_{O,CH}$	AOUT 和 BOUT 电流匹配	$I_O = 1\text{A}$	-2.5		2.5	%
保护电路						
V_{UVLO}	VM UVLO 锁定	VM 下降，UVLO 下降	3.8	3.95	4.05	V
		VM 上升，UVLO 上升	3.9	4.05	4.15	
$V_{UVLO,HYS}$	欠压迟滞	上升至下降阈值		100		mV
I_{OCP}	过流保护	流经任何 FET 的电流	1.7			A
t_{OCP}	过流抗尖峰时间			1.8		μs
t_{RETRY}	过流重试时间			4		ms
T_{OTSD}	热关断	内核温度 T_J	150	165	180	$^\circ\text{C}$
T_{HYS_OTSD}	热关断迟滞	内核温度 T_J		20		$^\circ\text{C}$

6.6 分度器时序要求

典型限值都是在 $T_J = 25^\circ\text{C}$ 且 $V_{VM} = 24\text{V}$ 条件下的限值。除非另有说明，否则所有限值都是在推荐工作条件下的限值。

NO.			最小值	最大值	单位
1	f_{STEP}	步进频率		500 ⁽¹⁾	kHz
2	$t_{WH(STEP)}$	脉冲持续时间，STEP 高电平	970		ns
3	$t_{WL(STEP)}$	脉冲持续时间，STEP 低电平	970		ns
4	$t_{SU(DIR, Mx)}$	设置时间，DIR 或 MODEx 至 STEP 上升	200		ns
5	$t_{H(DIR, Mx)}$	保持时间，DIR 或 MODEx 至 STEP 上升	200		ns

(1) STEP 输入工作频率最高可达 500kHz，但系统带宽受电机负载限制。




图 6-1. STEP 和 DIR 时序图

6.7 典型特性




图 6-2. 睡眠电流与电源电压间的关系




图 6-3. 睡眠电流与温度间的关系




图 6-4. 工作电流与电源电压间的关系




图 6-5. 工作电流与温度间的关系




图 6-6. 低侧 $R_{DS(ON)}$ 与电源电压间的关系




图 6-7. 低侧 $R_{DS(ON)}$ 与温度间的关系




图 6-8. 高侧 $R_{DS(ON)}$ 与电源电压间的关系




图 6-9. 高侧 $R_{DS(ON)}$ 与温度间的关系

7 详细说明

7.1 概述

DRV8428 器件是一款用于双极步进电机的集成电机驱动器解决方案。该器件通过集成两个 N 沟道功率 MOSFET H 桥、电流感应电阻器和调节电路以及一个微步进分度器，可更大程度提高集成度。DRV8428 能够支持 4.2V 至 33V 的宽电源电压范围。DRV8428 提供高达 1.7A 峰值、1A 满量程或 0.7A 均方根 (rms) 的输出电流。实际的满量程和均方根电流取决于环境温度、电源电压和 PCB 热性能。

DRV8428 采用集成式电流感应架构，无需再使用两个外部功率感应电阻器，从而显著节省电路板空间和 BOM 成本，并减少设计工作量和降低功耗。该架构使用电流镜方法和内部功率 MOSFET 进行电流感应，消除了感应电阻器中的功率损耗。通过 VREF 引脚处的电压来调节电流调节设定点。

借助简单的 STEP/DIR 接口，可通过外部控制器管理步进电机的方向和步进速率。内部微步进分度器可以执行高精度微步进，而无需外部控制器来管理绕组电流电平。分度器可实现全步进、半步进以及 1/4、1/8、1/16、1/32、1/64、1/128 和 1/256 微步进。高微步进有助于显著降低可闻噪声并实现平稳的运动。除了标准的半步进模式，非循环半步进模式可用于在较高的电机转速下增加扭矩输出。

步进电机驱动器需要通过实现多种类型的衰减模式来再循环绕组电流。DRV8428 提供智能调优衰减模式。自动调优是一种创新的衰减机制，能够自动调节以实现出色的电流调节性能，而不受电压、电机转速、变化和老化效应的影响。自动调优纹波控制使用可变关断时间纹波电流控制方案，以更大限度地减少电机绕组电流的失真。自动调优动态衰减使用固定关断时间动态快速衰减百分比方案，以更大限度地减少电机绕组电流的失真，同时实现频率成分最小化并显著减少设计工作量。除了这种轻松顺畅的自动智能调优之外，DRV8428 还提供传统的混合衰减模式。

系统包括一个低功耗睡眠模式，以便在不主动驱动电机时省电。

表 7-1. DRV8428 外部组件

组件	引脚 1	引脚 2	推荐
C _{VM1}	VM	PGND	额定电压为 VM 的一个 X7R 0.01μF 陶瓷电容器
C _{VM2}	VM	PGND	额定电压为 VM 的大容量电容器
C _{DVDD}	DVDD	GND	电容为 0.47μF 至 1μF 的 X7R 6.3V 陶瓷电容器
R _{REF1}	VREF	VCC	用于限制斩波电流的电阻器。建议 R _{REF1} 和 R _{REF2} 的并联电阻值应低于 50kΩ。
R _{REF2} (可选)	VREF	GND	

7.3.1 步进电机驱动器电流额定值

步进电机驱动器可以通过以下三种不同的输出电流值表示方式进行分类：峰值、均方根和满量程。

7.3.1.1 峰值电流额定值

步进驱动器中的峰值电流受过流保护关断阈值 I_{OCP} 的限制。峰值电流表示任何瞬态持续电流脉冲，例如当对电容充电时，或当总占空比非常低时。通常，I_{OCP} 的最小值指定了步进电机驱动器的峰值电流额定值。对于 DRV8428，每个电桥的峰值电流额定值为 1.7A。

7.3.1.2 均方根电流额定值

均方根（平均）电流由 IC 的热特性决定。均方根电流是根据典型系统中 R_{DS(ON)}、上升和下降时间、PWM 频率、器件静态电流和 25°C 温度下的封装热性能计算的。实际的均方根电流可能更高或更低，具体取决于散热和环境温度。对于 DRV8428，每个电桥的 RMS 电流额定值为 0.7A。

7.3.1.3 满量程电流额定值

满量程电流描述了微步进时正弦电流波形的顶部。由于正弦波振幅与均方根电流有关，因此满量程电流也由器件的热特性决定。对于正弦电流波形，满量程电流额定值大约为 $\sqrt{2} \times I_{RMS}$ ；对于方波电流波形，该值大约为 I_{RMS}（全步进）。




图 7-1. 满量程和均方根电流

7.3.2 PWM 电机驱动器

DRV8428 器件具有两个全 H 桥驱动器，用于驱动双极步进电机的两个绕组。图 7-2 显示了该电路的方框图。




图 7-2. PWM 电机驱动器方框图

7.3.3 微步进分度器

DRV8428 中的内置分度器逻辑支持多种不同的步进模式。M0 和 M1 引脚用于配置步进模式，如{1}{3}所示。该器件支持动态更改该设置。GUID-1BEFAC66-9189-4C40-B443-D2F3F4A6C130#GUID-1BEFAC66-9189-4C40-B443-D2F3F4A6C130/SLVSD391781

表 7-2. 微步进设置

M0	M1	步进模式
0	0	100% 电流的全步进 (两相励磁)
0	330kΩ 至 GND	71% 电流的全步进 (两相励磁)
1	0	非循环 1/2 步进
高阻态	0	1/2 步进
0	1	1/4 步进

表 7-2. 微步进设置 (continued)

M0	M1	步进模式
1	1	1/8 步进
高阻态	1	1/16 步进
0	高阻态	1/32 步进
高阻态	330kΩ 至 GND	1/64 步进
高阻态	高阻态	1/128 步进
1	高阻态	1/256 步进

{4}{6} 显示了全步进 (71% 电流)、1/2 步进、1/4 步进和 1/8 步进运行状态的相对电流和步进方向。更高的微步进分辨率也将遵循相同的模式。AOUT 电流是电角的正弦，BOUT 电流是电角的余弦。正电流是指进行驱动时从 xOUT1 引脚流向 xOUT2 引脚的电流。GUID-1BEFAC66-9189-4C40-B443-D2F3F4A6C130#GUID-1BEFAC66-9189-4C40-B443-D2F3F4A6C130/X328

在 STEP 输入的每个上升沿，分度器移动到表格中的下一个状态。方向按照 DIR 引脚逻辑高电平进行显示。如果 DIR 引脚为逻辑低电平，则顺序相反。

NOTE

在步进时，如果步进模式动态变化，则分度器在 STEP 触发上升沿时进入下一个有效状态，以便实现新的步进模式设置。

初始励磁状态是 45° 的电角，对应于两个线圈中均为 71% 的满量程电流。系统会在上电后、退出逻辑欠压锁定后或退出睡眠模式后进入该状态。

表 7-3. 相对电流和步进方向

1/8 步进	1/4 步进	1/2 步进	全 步进 71%	AOUT 电流 (满量程百分比)	BOUT 电流 (满量程百分比)	电角 (度)
1	1	1		0%	100%	0.00
2				20%	98%	11.25
3	2			38%	92%	22.50
4				56%	83%	33.75
5	3	2	1	71%	71%	45.00
6				83%	56%	56.25
7	4			92%	38%	67.50
8				98%	20%	78.75
9	5	3		100%	0%	90.00
10				98%	-20%	101.25
11	6			92%	-38%	112.50
12				83%	-56%	123.75
13	7	4	2	71%	-71%	135.00
14				56%	-83%	146.25
15	8			38%	-92%	157.50
16				20%	-98%	168.75
17	9	5		0%	-100%	180.00
18				-20%	-98%	191.25
19	10			-38%	-92%	202.50
20				-56%	-83%	213.75
21	11	6	3	-71%	-71%	225.00
22				-83%	-56%	236.25

表 7-3. 相对电流和步进方向 (continued)

1/8 步进	1/4 步进	1/2 步进	全 步进 71%	AOUT 电流 (满量程百分比)	BOUT 电流 (满量程百分比)	电角 (度)
23	12			-92%	-38%	247.50
24				-98%	-20%	258.75
25	13	7		-100%	0%	270.00
26				-98%	20%	281.25
27	14			-92%	38%	292.50
28				-83%	56%	303.75
29	15	8	4	-71%	71%	315.00
30				-56%	83%	326.25
31	16			-38%	92%	337.50
32				-20%	98%	348.75

{11}{13} 显示了具有 100% 满量程电流的全步进运行。这种步进模式将比具有 71% 电流的全步进模式消耗更多的电能，但在高电机转速下可提供更高的扭矩。GUID-1BEFAC66-9189-4C40-B443-D2F3F4A6C130#GUID-1BEFAC66-9189-4C40-B443-D2F3F4A6C130/SLVSD398085

表 7-4. 100% 电流的全步进

全 步进 100%	AOUT 电流 (满量程百分比)	BOUT 电流 (满量程百分比)	电角 (度)
1	100	100	45
2	-100	100	135
3	-100	-100	225
4	100	-100	315

表 7-5 显示了非循环 1/2 步进操作。这种步进模式比循环 1/2 步进运行消耗更多的功耗，但在高电机转速下可提供更高的转矩。

表 7-5. 非循环 1/2 步进电流

非循环 1/2 步进	AOUT 电流 (满量程百分比)	BOUT 电流 (满量程百分比)	电角 (度)
1	0	100	0
2	100	100	45
3	100	0	90
4	100	-100	135
5	0	-100	180
6	-100	-100	225
7	-100	0	270
8	-100	100	315

7.3.4 通过 MCU DAC 控制 VREF

在某些情况下，满量程输出电流可能需要采用各种不同的值，具体取决于电机转速和负载。您可以在系统内调节 VREF 引脚的电压，以更改满量程电流。

在这种运行模式中，随着 DAC 电压的增加，满量程调节电流也将增加。为确保正常运行，DAC 的输出不得超过 3V。




图 7-3. 通过 DAC 资源控制 VREF

您也可以使用 PWM 信号和低通滤波器来调节 VREF 引脚。




图 7-4. 通过 PWM 资源控制 VREF

7.3.5 电流调节、关断时间和衰减模式

在 PWM 电流斩波期间，将启用 H 桥以驱动电流流过电机绕组，直至达到 PWM 电流斩波阈值。图 7-6 的项目 1 中显示了这种情况。

流经电机绕组的电流由一个可调节关断时间的 PWM 电流调节电路进行调节。当 H 桥被启用时，通过绕组的电流以一定的速率上升，该速率取决于直流电压、绕组电感和存在的反电动势大小。当电流达到电流调节阈值时，电桥将进入衰减模式以减小电流，该模式的持续时间取决于七电平 DECAy/TOFF 引脚设置。关断时间结束后，将重新启用电桥，开始另一个 PWM 循环。




图 7-5. 电流斩波波形

达到斩波电流阈值后，H 桥可在两种不同的状态下运行：快速衰减或慢速衰减。在快速衰减模式下，一旦达到 PWM 斩波电流电平，H 桥便会进行状态逆转，使绕组电流反向流动。此时对侧的 FET 开启；由于绕组电流接近零，因此会禁用该电桥，以防止出现反向流动的电流。图 7-6 的项目 2 中显示了快速衰减模式。在慢速衰减模式下，通过启用该电桥的两个低侧 FET 来实现绕组电流的再循环。图 7-6 的项目 3 中显示了这种情况。

PWM 斩波电流由比较器设置，该比较器监测与低侧功率 MOSFET 并联的电流感应 MOSFET 两端的电压。电流感应 MOSFET 通过基准电流进行偏置，该基准电流是电流模式正弦加权 DAC 的输出，其满量程基准电流通过 VREF 引脚的电压进行设置。

您可以使用以下公式计算斩波电流 (I_{FS})：I_{FS} (A) = V_{REF} (V)/K_V (V/A) = V_{REF} (V)/3 (V/A)。




图 7-6. 衰减模式

通过设置七电平 DECAY/TOFF 引脚来选择每个电桥的衰减模式和关断时间，如表 7-6 所示。

表 7-6. 衰减模式设置

DECAY/TOFF	衰减模式	关断时间
0	智能调优纹波控制	-
14.7kΩ 至 GND	混合 30% 衰减	7μs
44.2kΩ 至 GND		16μs
100kΩ 至 GND		32μs
249kΩ 至 GND	智能调优动态衰减	7μs
高阻态		16μs
DVDD		32μs

7.3.5.1 混合衰减




图 7-7. 混合衰减模式

混合衰减模式下，开始的一段时间（ t_{OFF} 的 30%）内为快速衰减，然后在 t_{OFF} 的剩余时间内慢速衰减。

7.3.5.2 智能调优动态衰减

与传统的固定关断时间电流调节方案相比，智能调优电流调节方案是一种先进的电流调节控制方法。智能调优电流调节方案有助于步进电机驱动器根据下列运行因素调整衰减方案：

- 电机绕组电阻和电感
- 电机老化效应
- 电机动态转速和负载
- 电机电源电压变化
- 低电流与高电流 di/dt




图 7-8. 智能调优动态衰减模式

智能调优动态衰减通过在慢速、混合和快速衰减之间自动配置衰减模式，显著简化了衰减模式选择。在混合衰减中，智能调优将动态调整总混合衰减时间中快速衰减的百分比。此功能通过自动确定最佳衰减设置来消除电机调谐，从而产生最低的电机纹波。

衰减模式设置经由每个 PWM 周期进行迭代优化。如果电机电流超过目标跳变电平，则衰减模式在下一个周期变得更加激进（增加快速衰减百分比）以防止调节损失。如果必须长时间驱动才能达到目标跳变电平，则衰减模式在下一个周期变得不那么激进（去除快速衰减百分比），从而以更少的纹波实现更高效地运行。在步进下降时，智能调优动态衰减会自动切换到快速衰减，以便快速进入下一步进。

对于需要实现最小电流纹波但希望在电流调节方案中保持固定频率的应用，智能调优动态衰减是理想选择。

7.3.5.3 智能调优纹波控制




图 7-9. 智能调优纹波控制衰减模式

智能调优纹波控制通过在 I_{TRIP} 电平旁设置一个 I_{VALLEY} 电平来进行操作。当电流电平达到 I_{TRIP} 时，驱动器将进入慢速衰减，直到达到 I_{VALLEY} ，而不是直到 t_{OFF} 时间结束。慢速衰减的工作原理类似于模式 1，其中两个低侧 MOSFET 都导通，允许电流再循环。在此模式下， t_{OFF} 根据电流电平和运行条件而变化。

该方法可以更严格地调节电流电平，从而提高电机效率和系统性能。智能调优纹波控制适用于能够承受可变关断时间调节方案的系统，以在电流调节中实现小电流纹波。

在此衰减模式下，纹波电流等于 $7.5\text{mA} +$ 特定微步进级别的 I_{TRIP} 的 1%。

7.3.5.4 消隐时间

在 H 桥接通电流（驱动阶段开始）后，电流感应比较器将在启用电流感应电路前被忽略一段时间 (t_{BLANK})。消隐时间还将设置 PWM 的最小驱动时间。消隐时间大约为 $1\mu\text{s}$ 。

7.3.6 线性稳压器

DRV8428 中集成了一个线性稳压器。DVDD 稳压器可用于提供基准电压。DVDD 最大可提供 2mA 的负载。为确保正常运行，请使用陶瓷电容器将 DVDD 引脚旁路至 GND。

DVDD 输出的标称值为 5V。当 DVDD LDO 电流负载超过 2mA 时，输出电压会显著下降。




图 7-10. 线性稳压器方框图

如果数字输入须一直连接高电平（即 M0、M1 或 DECAY/TOFF），则宜将输入连接到 DVDD 引脚而不是外部稳压器。此方法可在未应用 VM 引脚或处于睡眠模式时省电：DVDD 稳压器被禁用，电流不会流经输入下拉电阻器。作为参考，逻辑电平输入的典型下拉电阻为 200kΩ。

请勿将 nSLEEP 引脚连接至 DVDD，否则器件将无法退出睡眠模式。

7.3.7 逻辑电平、三电平、四电平和七电平引脚图

图 7-11 显示了 M0 引脚的输入结构。




图 7-11. 三电平输入引脚图

图 7-12 显示了 M1 引脚的输入结构。




图 7-12. 四电平输入引脚图

图 7-13 显示了 STEP、DIR 和 nSLEEP 引脚的输入结构。




图 7-13. 逻辑电平输入引脚图

图 7-14 显示了 DECAY/TOFF 引脚的输入结构。




图 7-14. 七电平输入引脚图

7.3.7.1 EN/nFAULT 引脚

EN/nFAULT 引脚用于启用驱动器，还用于故障报告。图 7-15 显示连接 EN/nFAULT 引脚的内部电路。如果该引脚将同时用于启用驱动器和故障报告，则必须连接外部 R-C。如果该引脚仅用于启用和禁用驱动器，则不需要 R-C。

要启用 H 桥，必须将引脚驱动为高电平。将引脚悬空或接地，可强制电桥成为高阻态。

检测到故障后，导通 Q1 (使电容器 C1 放电)，可将 EN/nFAULT 引脚强制为低电平。当 EN/nFAULT 引脚电压降至 V_{IL} 阈值以下时，H 桥被禁用。电桥将保持禁用状态，直到故障条件消失，或第二个 MCU 引脚直接将高于 V_{IH} 的电压应用于 EN/nFAULT 引脚。至此，Q1 将会关闭，C1 通过电阻 R1 充电。

EN/nFAULT 上升沿启用 H 桥的典型延迟是 $100\mu s$ 。R1 * C1 的时间常数必须小于 $20\mu s$ 。电阻 R2 和 R3 的典型值为 $16k\Omega$ 和 $2M\Omega$ 。如果 EN/nFAULT 引脚一直连接高电平，由于 Q1 为 ON，故障将导致泄漏电流增加。




图 7-15. EN/nFAULT 引脚

7.3.8 保护电路

DRV8428 可完全防止电源欠压、输出过流和器件过热事件。

7.3.8.1 VM 欠压锁定 (UVLO)

无论 VM 引脚电压何时降至电源电压的 UVLO 阈值电压以下，都会禁用所有输出并将 EN/nFAULT 引脚驱动为低电平。VM 欠压条件消失后，器件将恢复正常运行（电机驱动器运行并释放 EN/nFAULT 引脚）。

7.3.8.2 过流保护 (OCP)

每个 FET 上的模拟电流限制电路都将通过移除栅极驱动来限制流经 FET 的电流。如果此电流限制的持续时间超过 t_{OCP} ，则会禁用两个 H 桥中的 FET 并将 EN/nFAULT 引脚驱动为低电平。在经过 t_{RETRY} 时间且故障条件消失后，器件将自动恢复正常运行（电机驱动器运行且释放 EN/nFAULT 引脚）。

7.3.8.3 热关断 (OTSD)

如果内核温度超过热关断限值 (T_{OTSD})，则会禁用 H 桥中的所有 MOSFET 并将 EN/nFAULT 引脚驱动为低电平。结温降至过热阈值限值减去迟滞 ($T_{OTSD} - T_{HYS_OTSD}$) 所得的值以下后，器件将恢复正常运行（电机驱动器运行且释放 EN/nFAULT 线路）。

7.3.8.4 故障条件汇总

表 7-7. 故障条件汇总

故障	条件	错误报告	H 桥	分度器	逻辑	恢复
VM 欠压 (UVLO)	$VM < V_{UVLO}$	EN/nFAULT	禁用	禁用	复位 ($V_{DVDD} < 3.6V$)	自动: $VM > V_{UVLO}$
过流 (OCP)	$I_{OUT} > I_{OCP}$	EN/nFAULT	禁用	工作	工作	自动重试: t_{RETRY}
热关断 (OTSD)	$T_J > T_{TSD}$	EN/nFAULT	禁用	工作	工作	自动: $T_J < T_{OTSD} - T_{HYS_OTSD}$

7.4 器件功能模式

7.4.1 睡眠模式 (nSLEEP = 0)

DRV8428 通过 nSLEEP 引脚实现状态管理。当 nSLEEP 引脚为低电平时，DRV8428 将进入低功耗睡眠模式。在睡眠模式下，将禁用所有内部 MOSFET。必须在 nSLEEP 引脚触发下降沿之后再过去 t_{SLEEP} 时间后，器件才能进入睡眠模式。如果 nSLEEP 引脚变为高电平，该器件会自动退出睡眠模式。必须在经过 t_{WAKE} 时间之后，器件才能针对输入做好准备。

7.4.2 禁用模式 (nSLEEP = 1, EN/nFAULT = 0/高阻态)

EN/nFAULT 引脚用于启用或禁用 DRV8428 器件。当 EN/nFAULT 引脚为低电平或悬空时，输出驱动器将在高阻态状态下被禁用。

7.4.3 工作模式 (nSLEEP = 1, EN/nFAULT = 1)

当 nSLEEP 引脚为高电平、EN/nFAULT 引脚为 1 且 $VM > UVLO$ 时，器件将进入工作模式。必须在经过 t_{WAKE} 时间之后，器件才能针对输入做好准备。

7.4.4 功能模式汇总

表 7-8 汇总了所有功能模式。

表 7-8. 功能模式汇总

条件		配置	H 桥	DVDD 稳压器	分度器	逻辑
睡眠模式	$4.2V < VM < 33V$	nSLEEP 引脚 = 0	禁用	禁用	禁用	禁用
工作	$4.2V < VM < 33V$	nSLEEP 引脚 = 1 EN/nFAULT 引脚 = 1	工作	工作	工作	工作
禁用	$4.2V < VM < 33V$	nSLEEP 引脚 = 1 EN/nFAULT 引脚 = 0 或高阻态	禁用	工作	工作	工作

8 应用和实施

NOTE

以下应用部分的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。客户应负责确定 TI 组件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

DRV8428 用于双极步进电机控制。

8.2 典型应用

以下设计过程可用于配置 DRV8428。




图 8-1. 典型应用原理图 (1/8 微步进、智能调优纹波控制衰减、HTSSOP 或 TSOT 封装)




图 8-2. 典型应用原理图 (1/8 微步进、智能调优纹波控制衰减、WQFN 封装)

8.2.1 设计要求

表 8-1 列出了典型应用的设计输入参数。

表 8-1. 设计参数

设计参数	基准	示例值
电源电压	VM	24V
电机绕组电阻	R_L	5.6Ω/相
电机绕组电感	L_L	3.4mH/相
电机全步进角	θ_{step}	1.8°/步进
目标微步进级别	n_m	1/8 步进
目标电机转速	v	18.75rpm

表 8-1. 设计参数 (continued)

设计参数	基准	示例值
目标满量程电流	I_{FS}	500mA

8.2.2 详细设计过程

8.2.2.1 步进电机转速

配置 DRV8428 时，第一步需要确定所需的电机转速和微步进级别。如果目标应用需要恒定转速，则必须将频率为 f_{step} 的方波施加到 STEP 引脚。如果目标电机转速过高，则电机不会旋转。请确保电机可以支持目标转速。请使用 [方程式 1](#) 计算所需电机转速 (v)、微步进级别 (n_m) 和电机全步进角 (θ_{step}) 对应的 f_{step}

$$f_{step} \text{ (steps / s)} = \frac{v \text{ (rpm)} \times 360 \text{ (}^\circ / \text{rot)}}{\theta_{step} \text{ (}^\circ / \text{step)} \times n_m \text{ (steps / microstep)} \times 60 \text{ (s / min)}} \quad (1)$$

θ_{step} 的值载于步进电机数据表中或印于电机上。例如，该应用中的电机需要以 1.8° /步进的步进角旋转，目标是在 $1/8$ 微步进模式下实现 18.75rpm 的转速。通过使用 [方程式 1](#)，可以计算出 f_{step} 为 500Hz 。

微步进级别由 M0 和 M1 引脚设置，可以是 [表 8-2](#) 中列出的任何设置。微步进级别越高，电机运动越平稳、可闻噪声越低，但需要更高的 f_{step} 才能实现相同的电机转速。

表 8-2. 微步进分度器设置

MODE0	MODE1	步进模式
0	0	100% 电流的全步进 (两相励磁)
0	330kΩ 至 GND	71% 电流的全步进 (两相励磁)
1	0	非循环 1/2 步进
高阻态	0	1/2 步进
0	1	1/4 步进
1	1	1/8 步进
高阻态	1	1/16 步进
0	高阻态	1/32 步进
高阻态	330kΩ 至 GND	1/64 步进
高阻态	高阻态	1/128 步进
1	高阻态	1/256 步进

8.2.2.2 电流调节

在步进电机中，满量程电流 (I_{FS}) 是通过任一绕组的最大电流。这个量取决于 VREF 电压。对于 DRV8428 而言，VREF 引脚上允许的最大电压为 3V。DVDD 可用于通过电阻分压器提供 VREF。在步进期间， I_{FS} 定义了最大电流步进的电流斩波阈值 (I_{TRIP})。 $I_{FS} \text{ (A)} = V_{REF} \text{ (V)} / 3 \text{ (V/A)}$

8.2.2.3 衰减模式

DRV8428 支持三种不同的衰减模式，如 [表 7-6](#) 所示。当电机绕组电流达到电流斩波阈值 (I_{TRIP}) 时，DRV8428 会在 t_{OFF} 时间内一直将绕组置于三种衰减模式中的某种模式下。 t_{OFF} 之后，新的驱动阶段开始。

8.2.2.4 应用曲线




图 8-3. 智能调优纹波控制衰减下的 1/8 微步进



图 8-4. 智能调优动态衰减下的 1/8 微步进




图 8-5. 智能调优纹波控制衰减下的 1/32 微步进




图 8-6. 智能调优动态控制衰减下的 1/32 微步进




图 8-7. 智能调优纹波控制衰减下的 1/256 微步进




图 8-8. 智能调优动态衰减下的 1/256 微步进

8.2.3 热应用

该部分介绍了器件的功率损耗计算和结温估算方法。

8.2.3.1 功率耗散

总功率损耗由三个主要部分组成：导通损耗 (P_{COND})、开关损耗 (P_{SW}) 和静态电流消耗导致的功率损耗 (P_Q)。

8.2.3.1.1 导通损耗

对于在全桥内连接的电机而言，电流路径为通过一个半桥的高侧 FET 和另一个半桥的低侧 FET。导通损耗 (P_{COND}) 取决于电机的均方根电流 (I_{RMS}) 以及高侧 ($R_{DS(ONH)}$) 和低侧 ($R_{DS(ONL)}$) 的导通电阻 (如{9}所示)。GUID-1211F8A4-4BD0-43F5-808E-14C07106E6D8#GUID-1211F8A4-4BD0-43F5-808E-14C07106E6D8/T5102272-187

$$P_{COND} = 2 \times (I_{RMS})^2 \times (R_{DS(ONH)} + R_{DS(ONL)}) \quad (2)$$

{21} 中计算了{20} 中显示的典型应用的导通损耗。GUID-B5B5313D-D5DC-4B29-BCF6-C84D11D75A33#GUID-B5B5313D-D5DC-4B29-BCF6-C84D11D75A33/SLVSD398116GUID-1211F8A4-4BD0-43F5-808E-14C07106E6D8#GUID-1211F8A4-4BD0-43F5-808E-14C07106E6D8/T5102272-196

$$P_{COND} = 2 \times (I_{RMS})^2 \times (R_{DS(ONH)} + R_{DS(ONL)}) = 2 \times (0.5A / \sqrt{2})^2 \times (0.75 \Omega + 0.75 \Omega) = 0.375W \quad (3)$$

NOTE

这种计算方式高度依赖于器件的温度，因为温度会显著影响高侧和低侧的 FET 导通电阻。如需更准确地计算该值，请考虑器件温度对 FET 导通电阻的影响。

8.2.3.1.2 开关损耗

由 PWM 开关频率造成的功率损耗取决于压摆率 (t_{SR})、电源电压、电机均方根电流和 PWM 开关频率。每个 H 桥在上升时间和下降时间内的开关损耗计算公式如 {3} 和 {4} 所示：GUID-C8D48F52-6904-4A7B-8D91-5EAD94EF2E8B#GUID-C8D48F52-6904-4A7B-8D91-5EAD94EF2E8B/T5102272-192GUID-C8D48F52-6904-4A7B-8D91-5EAD94EF2E8B#GUID-C8D48F52-6904-4A7B-8D91-5EAD94EF2E8B/T5102272-193

$$P_{SW_RISE} = 0.5 \times V_{VM} \times I_{RMS} \times t_{RISE_PWM} \times f_{PWM} \quad (4)$$

$$P_{SW_FALL} = 0.5 \times V_{VM} \times I_{RMS} \times t_{FALL_PWM} \times f_{PWM} \quad (5)$$

t_{RISE_PWM} 和 t_{FALL_PWM} 均可取近似值 V_{VM}/t_{SR} 。将相应的值代入各种参数后，假设 PWM 频率为 30kHz，则每个 H 桥内的开关损耗为：

$$P_{SW_RISE} = 0.5 \times 24V \times (0.5A / \sqrt{2}) \times (24V/240V/\mu s) \times 30kHz = 0.013W \quad (6)$$

$$P_{SW_FALL} = 0.5 \times 24V \times (2A / \sqrt{2}) \times (24V/240V/\mu s) \times 30kHz = 0.013W \quad (7)$$

在计算步进电机驱动器的总开关损耗 (P_{SW}) 时，取上升时间开关损耗 (P_{SW_RISE}) 和下降时间开关损耗 (P_{SW_FALL}) 之和的两倍：

$$P_{SW} = 2 \times (P_{SW_RISE} + P_{SW_FALL}) = 2 \times (0.013W + 0.013W) = 0.052W \quad (8)$$

NOTE

上升时间 (t_{RISE}) 和下降时间 (t_{FALL}) 的计算均是基于压摆率的典型值 (t_{SR})。该参数预计会随电源电压、温度和器件规格的变化而变化。

开关损耗与 PWM 开关频率成正比。一个应用中的 PWM 频率将取决于电源电压、电机线圈的电感、反电动势电压和关断时间或纹波电流 (对于智能调优纹波控制衰减模式而言)。

8.2.3.1.3 由于静态电流造成的功率损耗

电源的静态电流功率损耗计算公式如下所示：

$$P_Q = V_{VM} \times I_{VM} \quad (9)$$

代入相应值，可得：

$$P_Q = 24V \times 3.8mA = 0.0912W \quad (10)$$

NOTE

计算静态功率损耗需要使用典型工作电流 (I_{VM})，该值取决于电源电压、温度和器件规格。

8.2.3.1.4 总功率损耗

总功率损耗 (P_{TOT}) 是导通损耗、开关损耗和静态功率损耗之和，如 {3}{4}{5} 所示。
GUID-1B373535-747D-4343-97C7-D257836DF5FF#GUID-1B373535-747D-4343-97C7-D257836DF5FF/
T5102272-195

$$P_{TOT} = P_{COND} + P_{SW} + P_Q = 0.375W + 0.052W + 0.0912W = 0.5182W \quad (11)$$

8.2.3.2 器件结温估算

如果已知环境温度 T_A 和总功率损耗 (P_{TOT})，则结温 (T_J) 的计算公式为： $T_J = T_A + (P_{TOT} \times R_{\theta JA})$

在一个符合 JEDEC 标准的 4 层 PCB 中，采用 HTSSOP 封装时的结至环境热阻 ($R_{\theta JA}$) 为 46.4°C/W，采用 WQFN 封装时为 47°C/W，采用 TSOT 封装时为 90.6°C/W。

假设环境温度为 25°C，则 HTSSOP 封装的结温为：

$$T_J = 25^\circ C + (0.5182W \times 46.4^\circ C/W) = 49.04^\circ C \quad (12)$$

WQFN 封装的结温为：

$$T_J = 25^\circ C + (0.5182W \times 47^\circ C/W) = 49.35^\circ C \quad (13)$$

TSOT 封装的结温为：

$$T_J = 25^\circ C + (0.5182W \times 90.6^\circ C/W) = 71.95^\circ C \quad (14)$$

因此，HTSSOP 和 WQFN 封装的结温几乎相同，而 TSOT 封装的结温更高，原因是没有外露焊盘。因此，与 HTSSOP 和 WQFN 封装相比，TSOT 封装能够支持相对较低的电流。

9 电源相关建议

DRV8428 可在 4.2V 至 33V 的输入电压电源 (VM) 范围内正常工作。必须在每个 VM 引脚处放置一个额定电压为 VM 的 0.01 μ F 陶瓷电容，该电容要尽可能靠近 DRV8428 器件。此外，VM 上必须放置一个大容量电容器。

9.1 大容量电容

配备合适的局部大容量电容是电机驱动系统设计中的重要因素。使用更多的大容量电容通常是有益的，但缺点在于这会增加成本和物理尺寸。


所需的局部电容数量取决于多种因素，包括：

- 电机系统所需的最高电流
- 电源的电容和拉电流的能力
- 电源和电机系统之间的寄生电感量
- 可接受的电压纹波
- 使用的电机类型（有刷直流、无刷直流、步进电机）
- 电机制动方法

电源和电机驱动系统之间的电感将限制电流可以从电源变化的速率。如果局部大容量电容太小，系统将以电压变化的方式对电机中的电流不足或过剩电流作出响应。当使用足够多的大容量电容时，电机电压保持稳定，可以快速提供大电流。

数据表通常会给出建议值，但需要进行系统级测试来确定大小适中的大容量电容。

大容量电容的额定电压应高于工作电压，以在电机将能量传递给电源时提供裕度。



Copyright © 2016, Texas Instruments Incorporated

图 9-1. 带外部电源的电机驱动系统示例设置

10 布局

10.1 布局指南

应使用一个推荐电容为 $0.01\mu\text{F}$ 且额定电压为 VM 的低 ESR 陶瓷旁路电容器将 VM 引脚旁路至 PGND。该电容器应尽可能靠近 VM 引脚放置，并通过较宽的引线或通过接地平面与器件 PGND 引脚连接。

必须使用额定电压为 VM 的大容量电容器将 VM 引脚旁路至接地。该组件可以是电解电容。

使用低 ESR 陶瓷电容器将 DVDD 引脚旁路至接地。建议使用一个电容为 $0.47\mu\text{F}$ 、额定电压为 6.3V 的电容器。将此旁路电容器尽可能靠近引脚放置。

散热焊盘必须连接到系统接地。

10.1.1 布局示例




图 10-1. HTSSOP 布局示例




图 10-2. WQFN 布局示例

11 器件和文档支持

11.1 器件支持 (可选)

11.1.1 开发支持 (可选)

11.1.2 器件命名规则 (可选)

11.2 文档支持 (如果适用)

11.2.1 相关文档

请参阅如下相关文档：

-

11.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com.cn 上的器件产品文件夹。单击右上角的 *通知我* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.4 社区资源

11.5 商标

所有商标均为其各自所有者的财产。

12 机械、封装和可订购信息


以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。



RTE0016J

PACKAGE OUTLINE
WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RTE0016J

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RTE0016J

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




PACKAGE OUTLINE

PWP0016C

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

PWP0016C

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

PWP0016C

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

DYY0016A

PACKAGE OUTLINE
SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.

EXAMPLE BOARD LAYOUT
SOT-23-THIN - 1.1 mm max height

DYY0016A

PLASTIC SMALL OUTLINE




NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN
SOT-23-THIN - 1.1 mm max height

DYY0016A

PLASTIC SMALL OUTLINE



NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
DRV8428PWPR	ACTIVE	HTSSOP	PWP	16	3000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	8428	Samples
DRV8428RTER	ACTIVE	WQFN	RTE	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	8428	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.


(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.


Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


PWP0016C



PACKAGE OUTLINE

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4224559/B 01/2019

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.

EXAMPLE STENCIL DESIGN

PWP0016C

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	2.75 X 2.58
0.125	2.46 X 2.31 (SHOWN)
0.15	2.25 X 2.11
0.175	2.08 X 1.95

4224559/B 01/2019

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RTE 16

WQFN - 0.8 mm max height

3 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4225944/A

EXAMPLE BOARD LAYOUT


RTE0016C

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



4219117/A 09/2016

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RTE0016C

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 17:
85% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X

4219117/A 09/2016

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司