LMV641 10MHz，12V，低功耗放大器

1 特性

- 指定的 2.7V 和 ±5V 性能
- 低功耗电源电流：138μA
- 高单位带宽增益积：10MHz
- 最大输入失调电压：500μV
- CMRR：120dB
- PSRR：105dB
- 输入参考电压噪声：14nV/√Hz
- 1/f 转角频率：4Hz
- 2kΩ 负载下以电源轨为基准的输出摆幅为 40mV
- 总谐波失真：1kHz、2kΩ 时为 0.002%
- 温度范围 -40°C 至 125°C

2 应用范围

- 便携式设备
- 电池供电系统
- 传感器和仪表

3 说明

LMV641 是一款低功耗、宽带宽运算放大器，其扩展电源电压范围为 2.7V 到 12V。

该器件 的 增益带宽积为 10MHz，且在 138μA 的典型电源电流下具有单位增益稳定性。其他主要规格如下：PSRR 为 105dB、CMRR 为 120dB、V_{OS} 为 500μV、输入参考电压噪声为 14nV/√Hz 以及 THD 为 0.002%。此款放大器具有一个轨至轨输出级和一个包括负电源的共模输入电压。


LMV641 器件可在 −40°C 到 +125°C 的温度范围内运行，同时提供可节省电路板空间的 5 引脚 SC70、SOT-23 和 8 引脚 SOIC 封装。

器件信息(1)


器件型号	封装	封装尺寸（标称值）
LMV641	SOIC (8)	4.90mm x 3.91mm
	SOT-23 (5)	2.90mm × 1.60mm
	SC70 (5)	2.00mm × 1.25mm

(1) 要了解所有可用封装，请参见产品说明书末尾的可订购产品附录。

失调电压分布图



开环增益和相位与频率间的关系



An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications, intellectual property matters and other important disclaimers. PRODUCTION DATA.

目录

1 特性 ... 1
2 应用范围 ... 1
3 说明 ... 1
4 修订历史记录 ... 2
5 引脚配置和功能 ... 3
6 规格 ... 4
6.1 绝对最大额定值 ... 4
6.2 ESD 额定值 ... 4
6.3 建议的工作条件 ... 4
6.4 热性能信息 ... 4
6.5 直流电气特性：2.7V ... 5
6.6 直流电气特性：10V ... 6
6.7 典型特性 ... 7
7 详细 说明 ... 13
7.1 概述 ... 13
7.2 功能框图 ... 13
7.3 特性 说明 ... 13
7.4 器件功能模式 ... 14
8 应用和实现 ... 16
8.1 应用信息 ... 16
8.2 典型 应用 ... 16
9 电源相关建议 ... 22
10 布局 ... 22
10.1 布局准则 ... 22
10.2 布局示例 ... 22
11 器件和文档支持 ... 23
11.1 器件支持 ... 23
11.2 文档支持 ... 23
11.3 接收文档更新通知 ... 23
11.4 社区资源 ... 23
11.5 商标 ... 23
11.6 静电放电警告 ... 23
11.7 Glossary ... 23
12 机械、封装和可订购信息 ... 23

4 修订历史记录

注：之前版本的页码可能与当前版本有所不同。

Changes from Revision C (February 2013) to Revision D **Page**

- 已添加 *ESD 额定值*表、*特性 说明*部分、*器件功能模式*、*应用和实施*部分、*电源相关建议*部分、*布局*部分、*器件和文档支持*部分以及*机械、封装和可订购信息*部分 ... 1
- 将封装热阻 ($R_{\theta JA}$) 行从*建议运行条件*移动到*热性能信息* ... 4


Changes from Revision B (February 2013) to Revision C **Page**

- 已更改 将美国国家半导体产品说明书的布局更改为 TI 格式 ... 1


版权 © 2007–2016, Texas Instruments Incorporated

5 引脚配置和功能

DBV 和 DCK 封装
5 引脚 SOT-23 和 SC70
俯视图



D 封装
8 引脚 SOIC
俯视图



引脚功能

引脚				类型(1)	说明
名称	SOT-23	SC70	SOIC		
V_{IN}+	3	3	3	I	同相输入
V_{IN}-	4	4	2	I	反相输入
V_{OUT}	1	1	6	O	输出
V^+	5	5	7	P	正电源输入
V^-	2	2	4	P	负电源输入

(1) I：输入；O：输出；P：电源

版权 © 2007–2016, Texas Instruments Incorporated

6 规格

6.1 绝对最大额定值

自然通风工作温度范围内（除非另有说明）(1)(2)

	最小值	最大值	单位
差分输入 V_{ID}	±0.3	±0.3	V
电源电压 ($V_S = V^+ - V^-$)		13.2	V
输入和输出引脚电压	(V^- −0.3)	V^+ +0.3	V
结温 (3)		150	°C
存储温度，T_{stg}	-65	150	°C

(1) 绝对最大额定值表示限值，超过这些限值可能对器件造成损坏。运行额定值表示旨在让器件正常工作但无法保证特定性能的条件。有关保证的各种规范和测试条件，请参阅*电气特性* 表。
(2) 如果需要军用/航天专用器件，请与德州仪器 (TI) 销售办事处/分销商联系，以了解可用性和技术规格。
(3) 最大功率损耗是 $T_{J(MAX)}$, $R_{\theta JA}$ 的函数。任何环境温度下允许的最大功率损耗为 $P_D = (T_{J(MAX)} - T_A)/ R_{\theta JA}$。所有数字均适用于直接焊接到 PC 板的封装。

6.2 ESD 额定值

		值	单位
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM)， (1)	±2000	V
	机器放电模式 (MM)	±200	

(1) 人体放电模型，适用标准。MIL-STD-883，Method 3015.7。

6.3 建议的工作条件

在自然通风温度范围内测得（除非另有说明）

	最小值	标称值	最大值	单位
温度 (1)	-40		125	°C
电源电压 ($V_S = V^+ – V^-$)	2.7		12	V

(1) 最大功率损耗是 $T_{J(MAX)}$, $R_{\theta JA}$ 的函数。任何环境温度下允许的最大功率损耗为 $P_D = (T_{J(MAX)} - T_A)/ R_{\theta JA}$。所有数字均适用于直接焊接到 PC 板的封装。

6.4 热性能信息

热指标(1)		LMV641			单位
		DBV (SOT-23)	DCK (SC70)	D (SOIC)	
		5 引脚	5 引脚	8 引脚	
$R_{\theta JA}$ (2)	结至环境热阻	325	456	166	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	178.1	121.8	93.6	°C/W
$R_{\theta JB}$	结至电路板热阻	60.8	68.9	90.9	°C/W
ψ_{JT}	结至顶部的特征参数	57.7	5.3	38.4	°C/W
ψ_{JB}	结至电路板的特征参数	60.2	68.1	90.4	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	不适用	不适用	°C/W

(1) 有关传统和新热指标的更多信息，请参阅应用报告*《半导体和 IC 封装热指标》*。
(2) 最大功率损耗是 $T_{J(MAX)}$, $R_{\theta JA}$ 的函数。任何环境温度下允许的最大功率损耗为 $P_D = (T_{J(MAX)} - T_A)/ R_{\theta JA}$。所有数字均适用于直接焊接到 PC 板的封装。

版权 © 2007–2016, Texas Instruments Incorporated

6.5 直流电气特性：2.7V

除非另有说明，否则指定的所有限值均是针对以下条件：T_A = 25°C、V^+ = 2.7V、V^- = 0V、$V_O = V_{CM} = V^+/2$ 以及 R_L > 1 MΩ。

参数		测试条件		最小值 (1)	典型值 (2)	最大值 (1)	单位
V_{OS}	输入失调电压	T_A = 25°C			30	500	μV
		温度极限				750	
TC V_{OS}	输入失调平均漂移				0.1		μV/°C
I_B	输入偏置电流	T_A = 25°C (3)			75	95	nA
		温度极限				110	
I_{OS}	输入失调电流				0.9	5	nA
CMRR	共模抑制比	0V ≤ V_{CM} ≤ 1.7V	T_A = 25°C (3)	89	114		dB
			温度极限	84			
PSRR	电源抑制比	2.7V ≤ V^+ ≤ 10V，V_{CM} = 0.5	T_A = 25°C (3)	94.5	105		dB
			温度极限	92.5			
		2.7V ≤ V^+ ≤ 12V，V_{CM} = 0.5	T_A = 25°C (3)	94	100		
			温度极限	92			
CMVR	输入共模电压范围	CMRR ≥ 80dB	T_A = 25°C (3)	0		1.8	V
		CMRR ≥ 68dB	温度极限	0		1.8	
A_{VOL}	大信号电压增益	0.3V ≤ V_O ≤ 2.4V，R_L = 2kΩ 且连接至 $V^+/2$		82	88		dB
		0.4V ≤ V_O ≤ 2.3V，R_L = 2kΩ 且连接至 $V^+/2$		78			
		0.3V ≤ V_O ≤ 2.4V，R_L = 10kΩ 且连接至 $V^+/2$	T_A = 25°C (3)	86	98		
		0.4V ≤ V_O ≤ 2.3V，R_L = 10kΩ 且连接至 $V^+/2$	温度极限	82			
V_O	输出摆幅高	R_L = 2kΩ 且连接至 $V^+/2$，V_{IN} = 100mV	T_A = 25°C (3)		42	58	相对于电源轨的摆幅 (mV)
			温度极限			68	
		R_L = 10kΩ 且连接至 $V^+/2$，V_{IN} = 100mV	T_A = 25°C (3)		22	35	
			温度极限			40	
	输出摆幅低	R_L = 2kΩ 且连接至 $V^+/2$，V_{IN} = 100mV	T_A = 25°C (3)		38	48	
			温度极限			58	
		R_L = 10kΩ 且连接至 $V^+/2$，V_{IN} = 100mV			18	30	
						35	
I_{OUT}	拉电流输出和灌电流输出	V_{IN_DIFF} = 100mV 且连接至 $V_O = V^+/2$ (4)	拉电流		22		mA
			灌电流		25		
I_S	电源电流	T_A = 25°C (3)			138	170	μA
		温度极限				220	
SR	压摆率	A_V = 1，V_O = $1V_{PP}$	上升（10% 至 90%）		2.3		V/μs
			下降（90% 至 10%）		1.6		
GBW	增益带宽积				10		MHz
e_n	输入参考电压噪声	f=1kHz			14		nV/√Hz
i_n	输入参考电流噪声	f = 1kHz			0.15		pA/√Hz
THD	总谐波失真	f = 1kHz，A_V = 2，R_L = 2kΩ			0.014%		

(1) 限值均在 25ºC 下经过 100% 生产检测。使用统计质量控制 (SQC) 方法通过关联指定工作温度范围的限值。
(2) 典型值表示评定特性时确定的最有可能达到的参数标准。实际典型值可能会随时间推移而变化，而且还取决于应用和配置。已发货生产材料的典型值未经过测试且未指定。
(3) 正电流相当于流入器件的电流。
(4) 此部件不受短路保护，所以不建议在低电阻负载下运行。*典型特性*中提供典型的拉电流输出和灌电流输出曲线，在设计重负载之前应参考此曲线。

6.6 直流电气特性：10V

除非另有说明，否则指定的所有限值均是针对以下条件：T_A = 25°C、V^+ = 10V、V^- = 0V、V_O = V_{CM} = V^+/2 以及 R_L > 1 MΩ。

参数		测试条件		最小值 (1)	典型值 (2)	最大值 (1)	单位
V_{OS}	输入失调电压	T_A = 25°C (3)			5	500	μV
		温度极限				750	
TC V_{OS}	输入失调平均漂移				0.1		μV/°C
I_B	输入偏置电流	(3)	T_A = 25°C (3)		70	90	nA
			温度极限			105	
I_{OS}	输入失调电流				0.7	5	nA
CMRR	共模抑制比	0V ≤ V_{CM} ≤ 9V	T_A = 25°C (3)	94	120		dB
			温度极限	90			
PSRR	电源抑制比	2.7V ≤ V^+ ≤ 10V，V_{CM} = 0.5V	T_A = 25°C (3)	94.5	105		dB
			温度极限	92.5			
		2.7V ≤ V^+ ≤ 12V，V_{CM} = 0.5V	T_A = 25°C (3)	94	100		
			温度极限	92			
CMVR	输入共模电压范围	CMRR ≥ 80dB	T_A = 25°C (3)	0		9.1	V
		CMRR ≥ 76dB	温度极限	0		9.1	
A_{VOL}	大信号电压增益	0.3V ≤ V_O ≤ 9.7V，R_L = 2kΩ 且连接至 V^+/2 0.4V ≤ V_O ≤ 9.6V，R_L = 2kΩ 且连接至 V^+/2	T_A = 25°C (3)	90	99		dB
			温度极限	85			
		0.3V ≤ V_O ≤ 9.7V，R_L = 10kΩ 且连接至 V^+/10 0.4V ≤ V_O ≤ 9.6V，R_L = 10kΩ 且连接至 V^+/2	T_A = 25°C (3)	97	104		
			温度极限	92			
V_O	输出摆幅高	R_L = 2kΩ 且连接至 V^+/2，V_{IN} = 100mV	T_A = 25°C (3)		68	95	相对于电源轨的摆幅 (mV)
			温度极限			125	
		R_L = 10kΩ 且连接至 V^+/2，V_{IN} = 100mV	T_A = 25°C (3)		37	55	
			温度极限			65	
	输出摆幅低	R_L = 2kΩ 且连接至 V^+/2，V_{IN} = 100mV	T_A = 25°C (3)		65	90	
			温度极限			110	
		R_L = 10kΩ 且连接至 V^+/2，V_{IN} = 100mV	T_A = 25°C (3)		32	42	
			温度极限			52	
I_{OUT}	拉电流输出和灌电流输出	V_{IN_DIFF} = 100mV 且连接至 V_O = V^+/2 (4)	拉电流		26		mA
			灌电流		112		
I_S	电源电流	T_A = 25°C (3)			158	190	μA
		温度极限				240	
SR	压摆率	A_V = 1，V_O = 2V 且连接至 $8V_{PP}$	上升（10% 至 90%）		2.6		V/μs
			下降（90% 至 10%）		1.6		
GBW	增益带宽积				10		MHz
e_n	输入参考电压噪声	f=1kHz			14		nV/√Hz
i_n	输入参考电流噪声	f = 1kHz			0.15		pA/√Hz
THD	总谐波失真	f = 1kHz，A_V = 2，R_L = 2kΩ			0.002%		

(1) 限值均在 25ºC 下经过 100% 生产检测。使用统计质量控制 (SQC) 方法通过关联指定工作温度范围的限值。
(2) 典型值表示评定特性时确定的最有可能达到的参数标准。实际典型值可能会随时间推移而变化，而且还取决于应用和配置。已发货生产材料的典型值未经过测试且未指定。
(3) 正电流相当于流入器件的电流。
(4) 此部件不受短路保护，所以不建议在低电阻负载下运行。*典型特性*中提供典型的拉电流输出和灌电流输出曲线，在设计重负载之前应参考此曲线。

版权 © 2007–2016, Texas Instruments Incorporated

6.7 典型特性

除非另有说明，否则 T_A = 25°C、V^+ = 10V、V^- = 0V、V_{CM} = V_S/2。




图 **1.** 电源电流与电源电压间的关系




图 **2.** 失调电压与电源电压间的关系




图 **3.** 失调电压与 **V_{CM}** 间的关系




图 **4.** 失调电压与 **V_{CM}** 间的关系




图 **5.** 失调电压与 **V_{CM}** 间的关系




图 **6.** 失调电压与 **V_{CM}** 间的关系

典型特性 (接下页)

除非另有说明，否则 T_A = 25°C、V^+ = 10V、V^- = 0V、V_{CM} = V_S/2。




图 **7.** 失调电压分布图




图 **8.** 失调电压分布图




图 **9. CMRR** 与频率间的关系




图 **10. PSRR** 与频率间的关系




图 **11.** 输入偏置电流与 **V_{CM}** 间的关系




图 **12.** 输入偏置电流与 **V_{CM}** 间的关系

版权 © 2007–2016, Texas Instruments Incorporated

典型特性 (接下页)

除非另有说明，否则 T_A = 25°C、V^+ = 10V、V^- = 0V、V_{CM} = V_S/2。




图 **13.** 带容性负载的开环增益和相位




图 **14.** 带容性负载的开环增益和相位




图 **15.** 带电阻负载的开环增益和相位




图 **16.** 带电源电压的开环增益和相位




图 **17.** 输入参考噪声电压与频率间的关系




图 **18.** 闭环输出阻抗与频率间的关系

典型特性 (接下页)

除非另有说明，否则 T_A = 25°C、V^+ = 10V、V^- = 0V、V_{CM} = V_S/2。




图 **19. THD+N** 与频率间的关系




图 **20. THD+N** 与频率间的关系




图 **21. THD+N** 与 **V_{OUT}** 间的关系




图 **22. THD+N** 与 **V_{OUT}** 间的关系




图 **23.** 拉电流与电源电压间的关系




图 **24.** 灌电流与电源电压间的关系

版权 © 2007–2016, Texas Instruments Incorporated

典型特性 (接下页)

除非另有说明，否则 T_A = 25°C、V^+ = 10V、V^- = 0V、V_{CM} = V_S/2。




图 **25.** 拉电流与 **V_{OUT}** 间的关系




图 **26.** 灌电流与 **V_{OUT}** 间的关系




图 **27.** 拉电流与 **V_{OUT}** 间的关系




图 **28.** 大信号瞬态




图 **29.** 小信号瞬态响应




图 **30.** 小信号瞬态响应

典型特性 (接下页)

除非另有说明，否则 T_A = 25°C、V^+ = 10V、V^- = 0V、V_{CM} = V_S/2。




图 **31.** 高侧输出摆幅与电源电压间的关系




图 **32.** 低侧输出摆幅与电源电压间的关系




图 **33.** 高侧输出摆幅与电源电压间的关系




图 **34.** 输出摆幅低与电源电压间的关系




图 **35.** 压摆率与电源电压间的关系


版权 © 2007–2016, Texas Instruments Incorporated

7 详细 说明

7.1 概述

LMV641 是一款宽带宽、低功耗运算放大器，其扩展电源电压范围为 2.7V 到 12V。此器件在 10MHz 的增益带宽积下具有稳定的单位增益。在 138μA 的典型电源电流下运行时，PSRR 为 105dB、CMRR 为 120dB、V_{OS} 为 500μV、输入参考电压噪声为 14nV/√Hz 以及 THD 为 0.002%。此款放大器具有一个轨至轨输出级和一个包括负电源的共模输入电压。

7.2 功能框图



Copyright © 2016, Texas Instruments Incorporated

7.3 特性 说明

7.3.1 低电压和低功耗操作

在电源电压为 2.7V 和 10V 时，LMV641 的性能能够得到保证。确保可以在 2.7V 和 12V 之间的所有电源电压之间正常工作。LMV641 消耗的电源电流低至 138μA。LMV641 提供低电压和低功耗放大功能，这对于便携式 应用至关重要。

7.3.2 宽带宽

尽管消耗了 138μA 的极低电源电流，但 LMV641 可以提供 10MHz 的宽单位带宽增益积。这很容易成为实现的最佳带宽功率比之一，并允许此运算放大器在使用最小功率量的情况下提供宽带放大功能。这使得 LMV641 非常适合低功耗信号处理 应用， 如便携式媒体播放器和其他附件。

7.3.3 低输入参考噪声

LMV641 提供的平带输入参考电压噪声密度为 14nV/√Hz，这显著优于低功耗运算放大器的预期噪声性能。此款运算放大器还具有非常低的 1/f 噪声，1/f 噪声转角频率低至 4Hz。因此，LMV641 非常适合低功耗 应用， 这些应用需要适当的噪声性能，如 PDA 和便携式传感器。

7.3.4 地面感应和轨至轨输出

LMV641 具有一个轨至轨输出级，这可提供尽可能最大的输出动态范围。这对于需要大输出摆幅的 应用 尤其重要。此部件的输入共模范围包括负电源轨，允许在单电源供电时直接感应地面。

7.3.5 小型尺寸

LMV641 采用小尺寸封装，可以节省印刷电路板空间，从而打造出更小、更紧凑的电子产品设计。信号源和运算放大器之间的较长迹线使得信号路径易受噪声的影响。通过使用物理上更小的封装，可将这些运算放大器放置在更靠近信号源的位置，从而降低噪声拾取、增强信号完整性。

7.4 器件功能模式

7.4.1 运算放大器电路的稳定性

如果根据输出端的容性负载 (C_L) 绘制 LMV641 的相位裕度，并且 C_L 增加到 100pF 以上，则相位裕度会显著减小。这是因为，运算放大器旨在为低电源电流提供尽可能最大的带宽。要稳定 LMV641 以获得更高的容性负载，将需要急剧增加电源电流，或需要高容值内部补偿电容，从而将会减少带宽。因此，如果将此器件用于驱动更高的容性负载，则必须进行外部补偿。




图 **36.** 运算放大器的增益与频率间的关系

理想情况下，运算放大器的主极点应接近直流，从而导致其增益相对于频率以 20dB/十倍频的速率衰减。如果此衰减率（又称为接近率 (ROC)）在运算放大器的单位带宽增益积之前保持不变，则说明此运算放大器是稳定的。但是，如果将大电容添加至运算放大器的输出端，则它将结合运算放大器的输出抗阻，从而在其单位增益频率之前在其频率响应中形成另一个极点（图 36）。这样一来，ROC 会提高至 40dB/十倍频，并引起不稳定。

在这种情况下，可以使用一些技术来恢复电路的稳定性。所有这些方案背后的理念都是更改频率响应，以便可将 ROC 恢复到 20dB/十倍频，从而确保稳定性。

7.4.1.1 环路补偿

图 37 阐明了一种补偿技术，又称为*环路*补偿，此技术在反馈环路中采用 RC 反馈电路来稳定同相放大器配置。低阻值串联电阻 R_S 用于隔离放大器输出和负载电容 C_L，将低容值电容 C_F 插入反馈电阻器，以在出现较高频率时旁通 C_L。




图 **37.** 环路补偿

版权 © 2007–2016, Texas Instruments Incorporated

器件功能模式 (接下页)

通过确保来自 C_F 的零与来自 C_L 的极点处于同一频率，来确定 R_S 和 C_F 的值。这可以确保通过零的存在来补偿第二个极点对传递函数的影响，并且将 ROC 维持在 20dB/十倍频。对于图 37 中显示的电路，R_S 和 C_F 的值都由公式 1 给定。维持 C_L 不同值的稳定性所需的 R_S 和 C_F 的值，以及获得的相位裕度都显示在表 1 中。R_F 和 R_{IN} 都为 10kΩ，R_L 为 2kΩ，而 R_{OUT} 为 680Ω。

$$R_S = \frac{R_{OUT}R_{IN}}{R_F}$$

$$C_F = \left(\frac{R_F + 2R_{IN}}{R_F^2}\right) C_L R_{OUT} \quad (1)$$

表 **1.** 环路补偿稳定性

C_L (nF)	R_S (Ω)	C_F (pF)	相位裕度 (°)
0.5	680	10	17.4
1	680	20	12.4
1.5	680	30	10.1

LMV641 能够在不振荡的情况下驱动高达 1nF 的大型容性负载，但如果负载超过 1nF，则建议使用补偿。使用这种方法将减少任何过度的振铃，并有助于保持稳定的相位裕度。上面列出的补偿网络的值阐明了作为容性负载函数的相位裕度降级。

尽管此方法可以为任何负载电容提供电路稳定性，但却以带宽为代价。电路的闭环带宽现在受限于 R_F 和 C_F。

7.4.1.2 外部电阻器补偿

在某些 应用中，在不影响带宽的情况下驱动容性负载至关重要。在这种情况下，环路补偿不是可行方案。图 38 中显示了更简单的补偿方案。将电阻器 R_{ISO} 串联在负载电容和输出之间。这在电路传递函数中引入一个零，可以抵消负载电容形成的极点的影响，并确保稳定性。应根据 C_L 的尺寸和需要的性能水平来确定要使用的 R_{ISO} 的值。从 5Ω 到 50Ω 的值通常都足以确保稳定性。较大的 R_{ISO} 值将导致系统出现较少的振铃和过冲，但也会限制电路的输出摆幅和短路电流。




图 **38.** 隔离电阻器补偿

8 应用和实现

注


以下 应用 部分的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。客户应负责确定 TI 组件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

8.1 应用信息

LMV641 是一款低功耗、低噪声、宽带宽运算放大器，其扩展电源电压范围为 2.7V 到 12V。LMV641 具有 10MHz 的增益带宽，14nV/√Hz 的输入参考噪声，138μA 的电源电流，非常适合在高增益下放大时 需要 精度的便携式应用。

8.2 典型 应用

8.2.1 高增益、低功耗反相放大器



Copyright © 2016, Texas Instruments Incorporated

图 **39.** 高增益反相放大器

8.2.1.1 设计要求

由于具备宽单位增益带宽，因此这些部件可在广泛频率范围内提供较大增益，同时驱动低至 2kΩ 的负载，而失真率低于 0.003%。

8.2.1.2 详细设计流程

图 39 是反相放大器，具有 100kΩ 的反馈电阻器 R_2 和 1kΩ 的输入电阻器 R_1，并提供 −100 的增益。借助 LMV641，这些电路可以提供 −100 的增益，具有 120kHz 的 −3dB 带宽，而静态电流低至 116μA。可以添加耦合电容器 C_{C1} 和 C_{C2} 来隔离电路和直流电压，而 R_{B1} 和 R_{B2} 提供直流偏置。还可以添加反馈电容器 C_F 来改善补偿。

版权 © 2007–2016, Texas Instruments Incorporated

典型 应用 **(**接下页**)**

8.2.1.3 应用曲线





图 **40.** 高增益反相放大器结果

8.2.2 各向异性磁阻传感器



Copyright © 2016, Texas Instruments Incorporated

图 **41.** 使用各向异性磁阻传感器进行非接触式电流感应的电池供电系统

8.2.2.1 设计要求

LMV641 具有低工作电流，是电池供电应用的 理想选择。图 41 显示了采用磁场传感器的便携式应用中的两个 LMV641。LMV641 控制来自各向异性磁阻 (AMR) 传感器的输出。传感器以惠斯通电桥的方式排列。这种类型的传感器可用于通过测量从电线发出的磁通量密度 **B** 来精确测量流入电线的电流（无论直流还是交流）。


典型 应用 **(**接下页**)**

8.2.2.2 详细设计流程


在此电路中，使用 9V 碱性电池可以将 LMV641 的高电压和低电源电流用于低功耗、便携式电流感应应用。传感器将敏感方向上的入射磁场（通过磁链）转换为平衡电压输出。LMV641 可用于中等到高电流感应 应用 （从几毫安到 20A），这些应用使用附近的外部导体将感应到的磁场提供给电桥。电路显示用作电流传感器的 Honeywell HMC1051。请注意，电路必须基于感应到的导体相对于测量电桥的最终位移进行校准。通常情况下，恰当定向传感器之后，就会测量相对应的导体，可将导体放置在距离电桥一厘米的位置，导体拥有从几十毫安到 20 安培以上的合理测量功能。

在图 41 中，将 U1 配置为单个差分输入放大器。其输入阻抗相对较低，但要求在增益计算中考虑传感器的源阻抗。此外，电桥上的不对称负载将产生小失调电压，此电压可使用图 41 中显示的失调修正电路进行取消。

图 42 显示了典型的磁阻惠斯通电桥和其电阻元件的戴维南等效元件。正如我们将看到的，传感器的戴维南等效模型对于计算差分放大器所需的增益很有用。



(a)



(b)

图 42. (a) 是各向异性磁阻惠斯通电桥传感器，(b) 是戴维南等效电路

使用戴维南定理，可将电桥减少到两个具有串联电阻的电压源。与 R 相比，ΔR 通常非常小，因此，可以把戴维南等效电阻（通常称为源电阻）当作 R。在 V_{EXC} 和接地之间应用偏置电压时，在没有磁场的情况下，所有电阻都被认为是相等的。Sig+ 和 Sig− 处的电压是半 V_{EXC}，或者 4.5V，而 Sig+ - Sig− = 0。电桥的设计原理如下，处在磁场中时，电桥中的相反电阻以与磁场强度成比例的量变化 ±ΔR。这将导致电桥的输出差分电压从半 V_{EXC} 值发生变化。因此，Sig+ - Sig− = Vsig ≠ 0。借助四个有源元件，输出电压如下：

版权 © 2007–2016, Texas Instruments Incorporated

典型 应用 **(**接下页**)**

$$V_{SIG} = V_{EXC} \times \frac{\Delta R}{R} \quad (2)$$

因为 ΔR 与磁场强度 B_S 成比例，所以来自传感器的输出电压量是传感器敏感度 S 的函数。该表达式可以重写为以下表达式：

$$V_{SIG} = V_{EXC} \cdot S \cdot B_S \quad (3)$$

其中

- S = 材料常数（通常为 1mV/V/高斯）
- B_S = 磁通（以高斯为单位）

图 43 显示了单运算放大器、差分放大器的简单示意图。传感器的戴维南等效电路可用于计算此放大器的增益。




图 **43.** 差分输入放大器

Honeywell HMC1051Z AMR 传感器具有额定 1kΩ 的元件，敏感度为 1mV/V/高斯，可与 9V 的励磁配合使用，而满量程磁场范围为 ±6 高斯。在满量程时，电阻器的 ΔR ≈ 12Ω，可以看到从 Sig− 到 Sig+ 为 108mV（参见图 44）。




图 **44.** 无负载时的传感器输出

参阅图 43 中的简单示意图，假设放大器输出端所需的满量程为 2.5V，则 UI 需要的增益为 23.2。从图 45 中的戴维南等效电路了解到，传感器戴维南等效源电阻 R_{THEV} (500Ω) 将与 LMV641 的反相和同相输入进行串联。因此，所需的增益如下：

$$A_{VCL} = \frac{R_4}{R_{THEV} + R_2} = 23.2 \quad (4)$$

版权 © 2007–2016, Texas Instruments Incorporated

典型 应用 **(接下页)**

选择 $R_1 = R_2 = 24.5k\Omega$，然后 R_4 大概为 580kΩ。选择的实际值将取决于后续电路满量程需求以及带宽要求。此处显示的值提供大概为 431kHz 的 −3dB 带宽，如下所示。

$$BW_{-3\ dB} = \frac{\text{GAIN-BANDWIDTH PRODUCT}}{A_{VCL}} = \frac{10\ MHz}{23.2} = 431\ kHz$$




图 **45.** 戴维南等效显示所需增益

通过为 R_1 和 R_2选择输入电阻值（这些值是电桥元件电阻的四到十倍），可以最大程度地减少电桥的负载，并且可将运算放大器级引起的失调误差降至最小。这些电阻器应具有 1%（或更少）的公差，从而实现出色的噪声抑制和失调最小化。

再次参阅 图 41，U2 是在反馈环路中具有热敏电阻元件 R_{TH} 的其他增益级。它执行电桥的温度补偿功能，使其可以在宽范围的工作温度下具有更高的精度。借助磁阻传感器，电桥敏感度的温度漂移为负向且呈线性，就此处使用的传感器而言，标称为 −3000PP/M。因此，U2 的增益需要根据比例随着温度升高而增加，这表明热敏电阻具有正温度系数。温度补偿电阻器 R_{TH} 的选择取决于所需的其他增益、所选择的热敏电阻，还取决于热敏电阻的电阻 %/° C 频移。为了获得出色的运算放大器兼容性，热敏电阻的电阻应大于 1000Ω。此外，R_{TH} 应低于反馈电阻器 R_A。因为 AMR 电桥的温度系数大部分都是线性的，R_{TH} 还需要符合温度的线性方式，所以将 R_A 与R_{TH} 并联放置，这可用于对热敏电阻进行线性化。

8.2.2.2.1 使用模数转换器时应考虑增益误差和带宽

图 41 提供的带宽取决于驱动模数转换器 (ADC) 所需的系统闭环增益和允许的最大增益误差。如果传感器的输出旨在驱动 ADC，则闭环转角频率的带宽将大大减少。这是因为在计算总的误差预算时应考虑前置放大器级的增益误差。放大器的增益误差小于或等于（优先选择较小误差，以便允许可能占用可用误差预算的其他系统误差）ADC 的半 LSB。但是，转角频率为 −3dB 时，任何放大器的增益误差均为 29.3%。实际上，在转角频率达到 −3dB 以前，增益就开始下降。例如，如果放大器驱动 8 位 ADC，则半个 LSB 允许的最小增益误差大概为 0.2%。为了达到运算放大器的此增益误差，相关最大频率不得高于

$$\sqrt{\frac{1}{\left(1 - \frac{1}{2^{n+1}}\right)^2} - 1} \times f_{-3\ dB}$$

其中

- n 是 ADC 的位分辨率
- $f_{-3\ dB}$ 是闭环转角频率。 (5)

考虑到 LMV641 具有 10MHz 的 GBW，并在 26.3 的闭环增益下工作，其闭环带宽为 380kHZ，所以

版权 © 2007–2016, Texas Instruments Incorporated

典型 应用 **(**接下页**)**

$$\text{MAX FREQ} = \sqrt{\frac{1}{\left(1 - \frac{1}{2^{n+1}}\right)^2} - 1} = 0.062 \times f_{-3\,dB}$$

$$= 0.062 \times 380\ \text{kHz} = 23.56\ \text{kHz} \quad (6)$$

这是可以使用所需精度进行测量的最高频率。

8.2.3 音频带宽滤波器

大部分可识别语音的能量都在 200Hz 和 4kHz 之间的频率带内。因此，有必要设计传输仅通过某些频率的电话信号的电路，并消除可能干扰通话并将误差引入控制信号的不需要的信号（噪声）。这些电路的通带被定义为通过的频率范围。电话系统音频 (VF) 通道的通带为 0Hz 到 4kHz。专门用于人声，大部分能量都处在 300Hz 到 3kHz，此范围内的任何信号都被认为是带内信号。相反，此范围之外但在 VF 通道内的任何信号都被认为是带外信号。

为正确恢复一些应用（如手机、无线电话和声音寻呼机）中的 语音信号， 可以使用 LMV641 运算放大器实现与人声频谱匹配的低功耗带通滤波器。图 46 显示了增益为 −1 的多反馈、多极点滤波器（二阶响应）。直流阻断电容器 C_1 和电阻器 R_1 设置的较低 3dB 截止频率为 60Hz，上限截止频率为 3.5kHz。

总电流消耗仅 138μA。LV641 工作时的增益为 −1，但电路易于修改，可添加增益。运算放大器由单电源供电，因此需要通过其同相输入将其输出的失调（共模）调整设置为 ½V_S。

此滤波器还适用于 电池供电的 发声玩具和游戏应用。




图 **46.** 低功耗语音带内接收滤波器，用于电池供电的便携式应用

9 电源相关建议

为了正确运行，必须适当地对电源进行去耦。为了对电源线进行去耦，TI 建议将 10nF 电容器尽可能靠近运算放大器电源引脚放置。对于单电源，应在 V+ 和 V– 电源引线之间放置一个电容器。对于双电源，应在 V+ 和接地之间放置一个电容器，并在 V– 和接地之间放置一个电容器。

10 布局

10.1 布局准则

为了正确旁通电源电压，需要考虑印刷电路板上的多个位置。应在放大器的电源被引入电路板的位置放置一个 6.8μF 或更大的钽电容器。应在尽可能靠近放大器电源引脚的位置放置另一个 0.1μF 的陶瓷电容器。如果放大器在单电源供电的情况下工作，则只需要使用 0.1μF 的电容器旁通 V+ 引脚。如果放大器在双电源供电的情况下工作，则 V+ 和 V− 引脚都需要旁通。最好在印刷电路板上使用接地平面以为所有组件提供低电感接地连接。

10.2 布局示例




图 **47. LMV641** 布局示例

版权 © 2007–2016, Texas Instruments Incorporated

11 器件和文档支持

11.1 器件支持

11.1.1 开发支持

相关开发支持请参阅以下文档：

- LMV641 PSPICE 模型
- 《基于 SPICE 的 TINA-TI 模拟仿真程序》
- DIP 适配器评估模块
- TI 通用运算放大器评估模块
- TI Filterpro 软件

11.2 文档支持

11.2.1 相关文档

请参阅如下相关文档：

- 《*焊接的绝对最大额定值*》(SNOA549)
- AN-29《*IC 运算放大器在输入电流下的差频 FET*》(SNOA624)
- AN-31《*运算放大器电路集合*》(SNLA140)
- AN-71《*使用 LM4250 可编程运算放大器的微功耗电路*》(SNOA652)
- AN-127《*LM143 单片高电压运算放大器 应用*》》(SNVA516)

11.3 接收文档更新通知

要接收文档更新通知，请导航至德州仪器 TI.com.cn 上的器件产品文件夹。请单击右上角的*通知我* 进行注册，即可收到任意产品信息更改每周摘要。有关更改的详细信息，请查看任意已修订文档中包含的修订历史记录。

11.4 社区资源

下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 《使用条款》。

TI E2E™ 在线社区 ***TI 的工程师对工程师 (E2E) 社区。*** 此社区的创建目的在于促进工程师之间的协作。在 e2e.ti.com 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。

设计支持 ***TI 参考设计支持*** 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。

11.5 商标

E2E is a trademark of Texas Instruments.
All other trademarks are the property of their respective owners.

11.6 静电放电警告



这些装置包含有限的内置 ESD 保护。 存储或装卸时，应将导线一起截短或将装置放置于导电泡棉中，以防止 MOS 门极遭受静电损伤。

11.7 Glossary

SLYZ022 — *TI Glossary*.

This glossary lists and explains terms, acronyms, and definitions.

12 机械、封装和可订购信息

以下页面包括机械、封装和可订购信息。这些信息是指定器件的最新可用数据。这些数据发生变化时，我们可能不会另行通知或修订此文档。如欲获取此产品说明书的浏览器版本，请参阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
LMV641MA/NOPB	ACTIVE	SOIC	D	8	95	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	LMV64 1MA	Samples
LMV641MAE/NOPB	ACTIVE	SOIC	D	8	250	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	LMV64 1MA	Samples
LMV641MAX/NOPB	ACTIVE	SOIC	D	8	2500	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	LMV64 1MA	Samples
LMV641MF/NOPB	ACTIVE	SOT-23	DBV	5	1000	RoHS & Green	SN	Level-1-260C-UNLIM		AB9A	Samples
LMV641MFE/NOPB	ACTIVE	SOT-23	DBV	5	250	RoHS & Green	SN	Level-1-260C-UNLIM		AB9A	Samples
LMV641MFX/NOPB	ACTIVE	SOT-23	DBV	5	3000	RoHS & Green	SN	Level-1-260C-UNLIM		AB9A	Samples
LMV641MG/NOPB	ACTIVE	SC70	DCK	5	1000	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	A99	Samples
LMV641MGE/NOPB	ACTIVE	SC70	DCK	5	250	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	A99	Samples
LMV641MGX/NOPB	ACTIVE	SC70	DCK	5	3000	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	A99	Samples

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.


(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LMV641MAE/NOPB	SOIC	D	8	250	178.0	12.4	6.5	5.4	2.0	8.0	12.0	Q1
LMV641MAX/NOPB	SOIC	D	8	2500	330.0	12.4	6.5	5.4	2.0	8.0	12.0	Q1
LMV641MF/NOPB	SOT-23	DBV	5	1000	178.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
LMV641MFE/NOPB	SOT-23	DBV	5	250	178.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
LMV641MFX/NOPB	SOT-23	DBV	5	3000	178.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
LMV641MG/NOPB	SC70	DCK	5	1000	178.0	8.4	2.25	2.45	1.2	4.0	8.0	Q3
LMV641MGE/NOPB	SC70	DCK	5	250	178.0	8.4	2.25	2.45	1.2	4.0	8.0	Q3
LMV641MGX/NOPB	SC70	DCK	5	3000	178.0	8.4	2.25	2.45	1.2	4.0	8.0	Q3


TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LMV641MAE/NOPB	SOIC	D	8	250	208.0	191.0	35.0
LMV641MAX/NOPB	SOIC	D	8	2500	367.0	367.0	35.0
LMV641MF/NOPB	SOT-23	DBV	5	1000	208.0	191.0	35.0
LMV641MFE/NOPB	SOT-23	DBV	5	250	208.0	191.0	35.0
LMV641MFX/NOPB	SOT-23	DBV	5	3000	208.0	191.0	35.0
LMV641MG/NOPB	SC70	DCK	5	1000	208.0	191.0	35.0
LMV641MGE/NOPB	SC70	DCK	5	250	208.0	191.0	35.0
LMV641MGX/NOPB	SC70	DCK	5	3000	208.0	191.0	35.0

TUBE



*All dimensions are nominal


Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
LMV641MA/NOPB	D	SOIC	8	95	495	8	4064	3.05

PACKAGE OUTLINE

DBV0005A

SOT-23 - 1.45 mm max height


SMALL OUTLINE TRANSISTOR




4214839/F 06/2021

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Refernce JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X




SOLDER MASK DETAILS

4214839/F 06/2021

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/F 06/2021

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.




PACKAGE OUTLINE

D0008A


SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DCK (R–PDSO–G5) PLASTIC SMALL–OUTLINE PACKAGE



4093553–3/G 01/2007

NOTES:
A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.15 per side.
D. Falls within JEDEC MO–203 variation AA.

DCK (R–PDSO–G5) PLASTIC SMALL OUTLINE



NOTES:
A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Customers should place a note on the circuit board fabrication drawing not to alter the center solder mask defined pad.
D. Publication IPC–7351 is recommended for alternate designs.
E. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Example stencil design based on a 50% volumetric metal load solder paste. Refer to IPC–7525 for other stencil recommendations.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2022，德州仪器 (TI) 公司