

混合信号微控制器

特性

- 低电源电压范围: **1.8V 至 3.6V**
- 超低功耗
 - 运行模式: **365 μ A** (在 **1MHz** 频率和 **2.2V** 电压条件下)
 - 待机模式 (VLO): **0.5 μ A**
 - 关断模式 (RAM 保持): **0.1 μ A**
- 可在不到 **1 μ s** 的时间里从待机模式唤醒
- **16** 位精简指令集 (RISC) 架构, **62.5ns** 指令周期时间
- **3** 通道内部直接内存访问 (DMA)
- 带内部基准、采样与保持以及自动扫描功能的 **12** 位模数 (A/D) 转换器
- 具有同步功能的双通道 **12** 位数模 (D/A) 转换器
- 具有 **3** 个捕获/比较寄存器的 **16** 位 Timer_A
- 具有 **7** 个捕获/比较及阴影寄存器的 **16** 位 Timer_B
- 片上比较器
- **4** 个通用串行通信接口 (USCI)
 - **USCI_A0** 和 **USCI_A1**
 - 支持自动波特率检测的增强型通用异步接收收发器 (UART)
 - IrDA 编码器和解码器
 - 同步 SPI
 - **USCI_B0** 和 **USCI_B1**
 - I²C™
 - 同步串行外设接口 (SPI)
- 具有可编程电平检测功能的电源电压监控器/监视器
- 欠压检测器
- 引导加载程序
- 串行板上编程、无需外部编程电压、由安全熔丝实现的可编程代码保护
- 系列成员:
 - **MSP430F2416**
 - **92KB + 256B** 闪存存储器
 - **4KB RAM**
 - **MSP430F2417**
 - **92KB + 256B** 闪存存储器
 - **8KB RAM**
 - **MSP430F2418**
 - **116KB + 256B** 闪存存储器
 - **8KB RAM**
 - **MSP430F2419**
 - **120KB + 256B** 闪存存储器
 - **4KB RAM**
 - **MSP430F2616**
 - **92KB + 256B** 闪存存储器
 - **4KB RAM**
 - **MSP430F2617**
 - **92KB + 256B** 闪存存储器
 - **8KB RAM**
 - **MSP430F2618**
 - **116KB + 256B** 闪存存储器
 - **8KB RAM**
 - **MSP430F2619**
 - **120KB + 256B** 闪存存储器
 - **4KB RAM**
- 采用 **80** 引脚四方扁平封装 (LQFP), **64** 引脚 LQFP, 和 **113** 引脚球状引脚栅格阵列封装 (BGQ) (请见表 1)
- 要获得完整的模块说明, 请参见《MSP430x2xx 系列产品用户指南》(文献编号: SLAU144)



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.



ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

说明

德州仪器 (TI) 的 MSP430 系列超低功耗微控制器由多个器件组成，这些器件特有针对性针对多种应用的不同外设集。这种架构与 5 种低功耗模式相组合，专为在便携式测量应用中延长电池的使用寿命而进行了优化。该器件具有一个强大的 16 位 RISC CPU、16 位寄存器和有助于大大提高编码效率的常数发生器。数字控制振荡器 (DCO) 可在不到 1μs 的时间里从低功耗模式至运行模式的唤醒。

MSP430F261x 和 MSP430F241x 系列是微控制器配置，此配置具有两个内置 16 位定时器、一个快速 12 位模数 (A/D) 转换器、一个比较器、双路 12 位数模 (D/A) 转换器、四个通用串行通信接口 (USCI) 模块，DMA，和多达 64 个 I/O 引脚。除未执行 DAC12 和 DMA 模块之外，MSP430F241x 器件与 MSP430F261x 器件完全一样。

典型应用包括传感器系统、工业控制应用、手持仪表。对于医疗成像应用，12mm x 12mm LQFP - 64 封装也可提供一个非磁性封装。

表 1. 提供的选项⁽¹⁾

T _A	封装的器件 ⁽²⁾		
	塑料 113 引脚 BGA (ZQW) 封装	塑料 80 引脚 LQFP (PN) 封装	塑料 64 引脚 LQFP (PM) 封装
-40°C 至 105°C	MSP430F2416TZQW MSP430F2417TZQW MSP430F2418TZQW MSP430F2419TZQW MSP430F2616TZQW MSP430F2617TZQW MSP430F2618TZQW MSP430F2619TZQW	MSP430F2416TPN MSP430F2417TPN MSP430F2418TPN MSP430F2419TPN MSP430F2616TPN MSP430F2617TPN MSP430F2618TPN MSP430F2619TPN	MSP430F2416TPM MSP430F2417TPM MSP430F2418TPM MSP430F2419TPM MSP430F2616TPM MSP430F2617TPM MSP430F2618TPM MSP430F2619TPM MSP430F2618TPMR-NM

(1) 要获得最新的封装和订购信息，请参阅本文档末尾的封装选项附录，或者浏览 TI 网站 www.ti.com。


(2) 封装图样、热数据和符号可从网站 www.ti.com/packaging 中获取。

开发支持工具


所有的 MSP430 微控制器包含一个嵌入式仿真模块 (EEM)，此模块可实现通过易于使用的开发工具进行高级调试和编程。推荐的硬件选项包括：

- 调试和编程接口
 - MSP-FET430UIF (USB)
 - MSP-FET430PIF (并口)
- 带有目标板的调试和编程接口
 - MSP-FET430U64 (PM 封装)
 - MSP-FET430U80 (PN 封装)
- 独立式目标板
 - MSP-TS430PM64
- 生产编程器
 - MSP-GANG430


器件引脚分配, **MSP430F241x**, 80 引脚 PN 封装




器件引脚分配, MSP430F241x, 64 引脚 PM 封装



器件引脚分配, **MSP430F261x**, 80 引脚 PN 封装




器件引脚分配, MSP430F261x, 64 引脚 PM 封装




器件引脚分配, 113 引脚 ZQW 封装

注


对于端子分配, 请见表 2。




功能方框图, MSP430F241x, 80 引脚 PN 封装



功能方框图, MSP430F241x, 64 引脚 PM 封装



功能方框图, MSP430F261x, 80 引脚 PN 封装



功能方框图, MSP430F261x, 64 引脚 PM 封装




表 2. 端子功能

名称	端子			I/O	说明
	64 引脚	80 引脚	113 引脚		
AV _{CC}	64	80	A2		模拟电源电压，正端子。ADC12 和 DAC12 模拟部分上的电源。
AV _{SS}	62	78	B2, B3		模拟电源电压，负端子。ADC12 和 DAC12 模拟部分上的电源。
DV _{CC1}	1	1	A1		数字电源电压，正端子。为所有数字部件供电。
DV _{SS1}	63	79	A3		数字电源电压，负端子。为所有数字部件供电。
DV _{CC2}		52	F12		数字电源电压，正端子。为所有数字部件供电。
DV _{SS2}		53	E12		数字电源电压，负端子。为所有数字部件供电。
P1.0/TACLK/CAOUT	12	12	G2	I/O	通用型数字 I/O 引脚 Timer_A, 时钟信号 TACLK 输入 Comparator_A 输出
P1.1/TA0	13	13	H1	I/O	通用型数字 I/O 引脚 Timer_A, 捕获: CCI0A 输入, 比较: Out0 输出 引导程序加载程序 (BSL) 发送
P1.2/TA1	14	14	H2	I/O	通用型数字 I/O 引脚 Timer_A, 捕获: CCI1A 输入, 比较: Out1 输出
P1.3/TA2	15	15	J1	I/O	通用型数字 I/O 引脚 Timer_A, 捕获: CCI2A 输入, 比较: Out2 输出
P1.4/SMCLK	16	16	J2	I/O	通用型数字 I/O 引脚 SMCLK 信号输出
P1.5/TA0	17	17	K1	I/O	通用型数字 I/O 引脚 Timer_A, 比较: Out0 输出
P1.6/TA1	18	18	K2	I/O	通用型数字 I/O 引脚 Timer_A, 比较: Out1 输出
P1.7/TA2	19	19	L1	I/O	通用型数字 I/O 引脚 Timer_A, 比较: Out2 输出
P2.0/ACLK/CA2	20	20	M1	I/O	通用型数字 I/O 引脚 ACLK 输出 / Comparator_A 输入
P2.1/TAINCLK/CA3	21	21	M2	I/O	通用型数字 I/O 引脚 Timer_A, INCLK 上的时钟信号
P2.2/CAOUT/TA0/CA4	22	22	M3	I/O	通用型数字 I/O 引脚 Timer_A, 捕获: CCI0B 输入 Comparator_A 输出 BSL 接收 Comparator_A 输入
P2.3/CA0/TA1	23	23	L3	I/O	通用型数字 I/O 引脚 Timer_A, 比较: Out1 输出 Comparator_A 输入
P2.4/CA1/TA2	24	24	L4	I/O	通用型数字 I/O 引脚 Timer_A, 比较: Out2 输出 Comparator_A 输入
P2.5/R _{OSC} /CA5	25	25	M4	I/O	通用型数字 I/O 引脚 针对定义 DCO 标称频率的外部电阻器的输入 Comparator_A 输入

表 2. 端子功能 (接下页)

端子				I/O	说明
名称	编号				
	64 引脚	80 引脚	113 引脚		
P2.6/ADC12CLK/ DMAE0 ⁽¹⁾ /CA6	26	26	J4	I/O	通用型数字 I/O 引脚 转换时钟 - 12 位 ADC DMA 通道 0 外部触发器 Comparator_A 输入
P2.7/TA0/CA7	27	27	L5	I/O	通用型数字 I/O 引脚 Timer_A, 比较: Out0 输出 Comparator_A 输入
P3.0/UCB0STE/UCA0CLK	28	28	M5	I/O	通用型数字 I/O 引脚 USCI_B0 从器件发送使能 / USCI_A0 时钟输入/输出
P3.1/UCB0SIMO/UCB0SDA	29	29	L6	I/O	通用型数字 I/O 引脚 SPI 模式下的 USCI_B0 从器件输入主器件输出, I2C 模式下的 SDA I2C 数据
P3.2/UCB0SOMI/UCB0SCL	30	30	M6	I/O	通用型数字 I/O 引脚 SPI 模式下的 USCI_B0 从器件输出主器件输入, I2C 模式下的 SCL I2C 时钟
P3.3/UCB0CLK/UCA0STE	31	31	L7	I/O	通用数字 I/O USCI_B0 时钟输入/输出, USCI_A0 从器件发送使能
P3.4/UCA0TXD/UCA0SIMO	32	32	M7	I/O	通用型数字 I/O 引脚 UART 模式下的 USCI_A 发送数据输出, SPI 模式下从器件数据输入/主器件输出
P3.5/UCA0RXD/UCA0SOMI	33	33	L8	I/O	通用型数字 I/O 引脚 UART 模式下的 USCI_A0 接收数据输入, SPI 模式下从器件数据输出/主器件输入
P3.6/UCA1TXD/UCA1SIMO	34	34	M8	I/O	通用型数字 I/O 引脚 UART 模式下的 USCI_A1 发送数据输出, SPI 模式下从器件数据输入/主器件输出
P3.7/UCA1RXD/UCA1SOMI	35	35	L9	I/O	通用型数字 I/O 引脚 UART 模式下的 USCI_A1 接收数据输入, SPI 模式下从器件数据输出/主器件输入
P4.0/TB0	36	36	M9	I/O	通用型数字 I/O 引脚 Timer_A, 捕获: CCI0A/B 输入, 比较: Out0 输出
P4.1/TB1	37	37	J9	I/O	通用型数字 I/O 引脚 Timer_B, 捕获: CCI1A/B 输入, 比较: Out1 输出
P4.2/TB2	38	38	M10	I/O	通用型数字 I/O 引脚 Timer_B, 捕获: CCI2A/B 输入, 比较: Out2 输出
P4.3/TB3	39	39	L10	I/O	通用型数字 I/O 引脚 Timer_B, 捕获: CCI3A/B 输入, 比较: Out3 输出
P4.4/TB4	40	40	M11	I/O	通用型数字 I/O 引脚 Timer_B, 捕获: CCI4A/B 输入, 比较: Out4 输出
P4.5/TB5	41	41	M12	I/O	通用型数字 I/O 引脚 Timer_B, 捕获: CCI5A/B 输入, 比较: Out5 输出
P4.6/TB6	42	42	L12	I/O	通用型数字 I/O 引脚 Timer_A, 捕获: CCI6A 输入, 比较: Out6 输出
P4.7/TBCLK	43	43	K11	I/O	通用型数字 I/O 引脚 Timer_B, 时钟信号 TBCLK 输入

(1) 仅限于 MSP430G261x 器件

表 2. 端子功能 (接下页)

名称	端子 编号			I/O	说明
	64 引脚	80 引脚	113 引脚		
P5.0/UCB1STE/ UCA1CLK	44	44	K12	I/O	通用型数字 I/O 引脚 USCI_B1 从器件发送使能 / USCI_A1 时钟输入/输出
P5.1/UCB1SIMO/UCB1S DA	45	45	J11	I/O	通用型数字 I/O 引脚 SPI 模式下的 USCI_B1 从器件输入主器件输出, I2C 模式下的 SDA I2C 数据
P5.2/UCB1SOMI/UCB1S CL	46	46	J12	I/O	通用型数字 I/O 引脚 SPI 模式下的 USCI_B1 从器件输出主器件输入, I2C 模式下的 SCL I2C 时钟
P5.3/UCB1CLK/UCA1ST E	47	47	H11	I/O	通用数字 I/O USCI_B1 时钟输入/输出, USCI_A1 从器件发送使能
P5.4/MCLK	48	48	H12	I/O	通用型数字 I/O 引脚 主系统时钟 MCLK 输出
P5.5/SMCLK	49	49	G11	I/O	通用型数字 I/O 引脚 系统子时钟 SMCLK 输出
P5.6/ACLK	50	50	G12	I/O	通用型数字 I/O 引脚 辅助时钟 ACLK 输出
P5.7/TBOUTH/SVSOUT	51	51	F11	I/O	通用型数字 I/O 引脚 将所有脉宽调制 (PWM) 数字输出端口切换至高阻抗 - Timer_B TB0 至 TB6 SVS 比较器输出
P6.0/A0	59	75	D4	I/O	通用型数字 I/O 引脚 模拟输入 A0 - 12 位 ADC
P6.1/A1	60	76	A4	I/O	通用型数字 I/O 引脚 模拟输入 A1 - 12 位 ADC
P6.2/A2	61	77	B4	I/O	通用型数字 I/O 引脚 模拟输入 A2 - 12 位 ADC
P6.3/A3	2	2	B1	I/O	通用型数字 I/O 引脚 模拟输入 A3 - 12 位 ADC
P6.4/A4	3	3	C1	I/O	通用型数字 I/O 引脚 模拟输入 A4 - 12 位 ADC
P6.5/A5/DAC1 ⁽²⁾	4	4	C2, C3	I/O	通用型数字 I/O 引脚 模拟输入 A5 - 12 位 ADC DAC12.1 输出
P6.6/A6/DAC0 ⁽²⁾	5	5	D1	I/O	通用型数字 I/O 引脚 模拟输入 A6 - 12 位 ADC DAC12.0 输出
P6.7/A7/DAC1 ⁽²⁾ /SVSIN	6	6	D2	I/O	通用型数字 I/O 引脚 模拟输入 A7 - 12 位 ADC DAC12.1 输出 SVS 输入
P7.0		54	E11	I/O	通用型数字 I/O 引脚
P7.1		55	D12	I/O	通用型数字 I/O 引脚
P7.2		56	D11	I/O	通用型数字 I/O 引脚
P7.3		57	C12	I/O	通用型数字 I/O 引脚
P7.4		58	C11	I/O	通用型数字 I/O 引脚

(2) 仅限于 MSP430G261x 器件

表 2. 端子功能 (接下页)

端子				I/O	说明
名称	编号				
	64 引脚	80 引脚	113 引脚		
P7.5		59	B12	I/O	通用型数字 I/O 引脚
P7.6		60	A12	I/O	通用型数字 I/O 引脚
P7.7		61	A11	I/O	通用型数字 I/O 引脚
P8.0		62	B10	I/O	通用型数字 I/O 引脚
P8.1		63	A10	I/O	通用型数字 I/O 引脚
P8.2		64	D9	I/O	通用型数字 I/O 引脚
P8.3		65	A9	I/O	通用型数字 I/O 引脚
P8.4		66	B9	I/O	通用型数字 I/O 引脚
P8.5		67	B8	I/O	通用型数字 I/O 引脚
P8.6/XT2OUT		68	A8	I/O	通用型数字 I/O 引脚 针对晶体振荡器 XT2 的输出端子
P8.7/XT2IN		69	A7	I/O	通用型数字 I/O 引脚 针对晶体振荡器 XT2 的输入端口。 只可连接标准晶振。
XT2OUT	52			O	针对晶体振荡器 XT2 的输出端子
XT2IN	53			I	针对晶体振荡器 XT2 的输入端口
RST/NMI	58	74	B5	I	复位输入、非屏蔽中断输入端口、或者引导加载程序启动（在闪存器件内）
TCK	57	73	A5	I	测试时钟 (JTAG)。TCK 是针对器件编程测试和引导加载程序启动的时钟输入端口
TDI/TCLK	55	71	A6	I	测试数据输入或者测试时钟输入。 器件保护熔丝被连接至 TDI/TCLK 上。
TDO/TDI	54	70	B7	I/O	测试数据输出端口。 TDO/TDI 数据输出或者编程数据输入端子。
TMS	56	72	B6	I	测试模式选择。TMS 用作一个器件编程和测试的输入端口。
V _{eREF} + /DAC0 ⁽³⁾	10	10	F2	I	针对外部基准电压 / DAC12.0 输出的输入
V _{REF+}	7	7	E2	O	ADC12 基准电压正端子的输出
V _{REF} /V _{eREF-}	11	11	G1	I	针对两个源基准电压，内部基准电压或外部施加的基准电压的负端子
XIN	8	8	E1	I	用于晶振振荡器 XT1 的输入端口。 可连接标准或者手表晶振。
XOUT	9	9	F1	O	用于晶体振荡器 XT1 的输出端口。 可连接标准或者手表晶振。
被保留	-	-	⁽⁴⁾	不可用	被保留的引脚。 建议到 DV _{SS} ，AV _{SS} 的连接。

(3) 仅限于 MSP430G261x 器件

(4) 被保留的引脚
L2, E4, F4, G4, H4, D5, E5, F5, G5, H5, J5, D6, E6, H6, J6, D7, E7, H7, J7, D8, E8, F8, G8, H8, J8, E9, F9, G9, H9, B11, L11。

简式说明

CPU

MSP430 CPU 具有一个对于应用高度透明的 16 位精简指令集 (RISC) 架构。所有的操作（程序流指令除外）均作为寄存器操作与用于源操作数的 7 种寻址模式和用于目的操作数的 4 种寻址模式一起执行。

CPU 与 16 个寄存器进行了集成，从而提供精简指令执行时间。寄存器至寄存器操作执行时间为 CPU 时钟的一个周期。

其中的 4 个寄存器（R0 至 R3）分别专门用作程序计数器、栈指针、状态寄存器和常数发生器。其余的寄存器为通用型寄存器。

采用数据、地址和控制总线将外设连接至 CPU，并可利用所有的指令对外设进行控制。

指令集

该指令集包括具有 3 种格式和 7 种寻址模式的 51 条指令。每条指令均可在字和字节数据上操作。表 3 给出了 3 种指令格式的示例；表 4 显示了寻址模式。

Program Counter	PC/R0
Stack Pointer	SP/R1
Status Register	SR/CG1/R2
Constant Generator	CG2/R3
General-Purpose Register	R4
General-Purpose Register	R5
General-Purpose Register	R6
General-Purpose Register	R7
General-Purpose Register	R8
General-Purpose Register	R9
General-Purpose Register	R10
General-Purpose Register	R11
General-Purpose Register	R12
General-Purpose Register	R13
General-Purpose Register	R14
General-Purpose Register	R15

表 3. 指令字格式

指令格式	示例	工作方式
双操作数，源操作数 - 目的操作数	增加 R4, R5	R4 + R5 -> R5
单操作数，仅目的操作数	调用 R8	PC -> (TOS), R8 -> PC
相对跳转，无条件/有条件	JNE	等于则跳转位 = 0

表 4. 寻址模式说明

寻址模式	S ⁽¹⁾	D ⁽¹⁾	句法	示例	操作
寄存器	✓	✓	MOV Rs, Rd	MOV R10, R11	R10 -> R11
加索引的	✓	✓	MOV X(Rn), Y(Rm)	MOV 2(R5), 6(R6)	M(2 + R5) -> M(6 + R6)
有符号的 (PC 相关)	✓	✓	MOV EDE, TONI		M(EDE) -> M(TONI)
绝对	✓	✓	MOV &MEM, &TCDAT		M(MEM) -> M(TCDAT)
间接	✓		MOV @Rn, Y(Rm)	MOV @R10, Tab(R6)	M(R10) -> M(Tab + R6)
间接自动增量	✓		MOV @Rn+, Rm	MOV @R10+, R11	M(R10) -> R11 R10 + 2 -> R10
立即	✓		MOV #X, TONI	MOV #45, TONI	#45 -> M(TONI)

(1) S = 源, D = 目的

操作模式

MSP430 具有一个激活模式及 5 种软件可选的低功耗操作模式。一个中断事件能够将器件从 5 个低功耗模式中的任何一种模式中唤醒、处理请求、并在从中断程序返回时恢复至低功耗模式。

以下 6 种操作模式可利用软件来配置：

- 激活模式 (AM)
 - 所有时钟处于激活状态
- 低功耗模式 0 (LPM0)
 - CPU 被禁用
 - ACLK 和 SMCLK 保持有效
 - MCLK 被禁用
- 低功耗模式 1 (LPM1)
 - CPU 被禁用
 - ACLK 和 SMCLK 保持有效。MCLK 被禁用
 - 如果 DCO 不是在激活模式下使用，则 DCO 的 dc 生成器被禁用
- 低功耗模式 2 (LPM2)
 - CPU 被禁用
 - MCLK 和 SMCLK 被禁用
 - DCO 的 dc 生成器保持启用
 - ACLK 保持激活
- 低功耗模式 3 (LPM3)
 - CPU 被禁用
 - MCLK 和 SMCLK 被禁用
 - DCO 的 dc 生成器被禁用
 - ACLK 保持激活
- 低功耗模式 4 (LPM4)
 - CPU 被禁用
 - ACLK 被禁用
 - MCLK 和 SMCLK 被禁用
 - DCO 的 dc 生成器被禁用
 - 晶体振荡器被停止

中断矢量地址

中断矢量和加电启动地址位于 0FFFFh 至 0FFC0h 的地址范围内。该矢量包含适当中断处理程序指令序列的 16 位地址。

如果复位矢量（位于地址 0FFFEh）包含 0FFFFh（例如：闪存未编程），则 CPU 在加电之后将立即进入 LPM4。

表 5. 中断源

中断源	中断标志	系统中断	字地址	优先级
加电 外部复位 看门狗 Timer+ 闪存密钥违反 PC 超范围 (1)	PORIFG RSTIFG WDTIFG KEYV 请见 (2)	复位	0FFFEh	31, 最高
NMI 振荡器故障 闪存存储器访问冲突	NMIIFG OFIFG ACCVIFG (2)(3)	(不)可屏蔽, (不)可屏蔽, (不)可屏蔽	0FFFCh	30
Timer_B7	TBCCR0 CCIFG (4)	可屏蔽	0FFFAh	29
Timer_B7	TBCCR1 至 TBCCR6 CCIFG, TBIFG (2)(4)	可屏蔽	0FFF8h	28
Comparator_A+	CAIFG	可屏蔽	0FFF6h	27
看门狗 Timer+	WDTIFG	可屏蔽	0FFF4h	26
Timer_A3	TACCR0 CCIFG (4)	可屏蔽	0FFF2h	25
Timer_A3	TACCR1 CCIFG TACCR2 CCIFG (2)(4)	可屏蔽	0FFF0h	24
USCI_A0/USCI_B0 接收 USCI_B0 I2C 状态	UCA0RXIFG, UCB0RXIFG (2)(5)	可屏蔽	0FFEEh	23
USCI_A0/USCI_B0 发送 USCI_B0 I2C 接收或发送	UCA0TXIFG, UCB0TXIFG (2)(6)	可屏蔽	0FFECh	22
ADC12	ADC12IFG (2)(4)	可屏蔽	0FFEAh	21
			0FFE8h	20
I/O 端口 P2 (8 个标志)	P2IFG.0 至 P2IFG.7 (2)(4)	可屏蔽	0FFE6h	19
I/O 端口 P1 (8 个标志)	P1IFG.0 至 P1IFG.7 (2)(4)	可屏蔽	0FFE4h	18
USCI_A1/USCI_B1 接收 USCI_B1 I2C 状态	UCA1RXIFG, UCB1RXIFG (2)(5)	可屏蔽	0FFE2h	17
USCI_A1/USCI_B1 发送 USCI_B1 I2C 接收或发送	UCA1TXIFG, UCB1TXIFG (2)(6)	可屏蔽	0FFE0h	16
DMA	DMA0IFG, DMA1IFG, DMA2IFG (2)(4)	可屏蔽	0FFDEh	15
DAC12	DAC12_0IFG, DAC12_1IFG (2)(4)	可屏蔽	0FFDCh	14
请参阅 (7)(8)			0FFDAh 至 0FFC0h	15 至 0, 最低

(1) 如果 CPU 试图从模块寄存器内存地址范围 (0h 至 01FFh) 或未使用的地址范围内读取指令，则生成一个复位。

(2) 多源标志

(3) (不)可屏蔽：独立的中断启用位能禁用一个中断事件，但通用型中断启用则不能。

(4) 中断标志位于模块之中。

(5) 在 SPI 模式中：UCB0RXIFG。在 I2C 模式中：UCALIFG, UCNACKIFG, ICSTTIFG, UCSTPIFG。

(6) 在 UART/SPI 模式中：UCB0TXIFG。在 I2C 模式中：UCB0RXIFG、UCB0TXIFG。

(7) 地址 0FFBEh 被用作引导加载程序安全密钥 (BSLKEY)。

这个位置上的一个 0AA55h 将完全禁用 BSL。

如果提供了一个无效的密码，则一个零将禁止闪存的擦除。

(8) 位于地址 0FFDAh 至 0FFC0h 的中断矢量在该器件中未使用，可在需要时用于常规程序代码。

特别功能寄存器

大多数中断及模块使能位均聚集在最低的地址空间里。未分配给一个功能性用途的特别功能寄存器位本身未在器件中出现。简单的软件访问与这种配置一起提供。

图例	rw:	可以对位进行读写操作。
	rw - 0, 1:	可以对位进行读写操作。由 PUC 对其进行复位或置位。
	rw - (0, 1):	可以对位进行读写操作。由 POR 对其进行复位或置位。
		器件中不存在 SFR 位。

表 6. 中断启用寄存器 1 和 2

地址	7	6	5	4	3	2	1	0
00h			ACCVIE	NMIIE			OFIE	WDTIE
			rw - 0	rw - 0			rw - 0	rw - 0

WDTIE	看门狗定时器中断启用。如果选择的是看门狗模式，则处于非激活状态。如果看门狗定时器被配置成间隔定时器模式，则处于激活状态。							
OFIE	振荡器故障中断启用							
NMIIE	(不)可屏蔽中断启用							
ACCVIE	闪存访问冲突中断启用							

地址	7	6	5	4	3	2	1	0
01h					UCB0TXIE	UCB0RXIE	UCA0TXIE	UCA0RXIE
					rw - 0	rw - 0	rw - 0	rw - 0

UCA0RXIE	USCI_A0 接收中断启用
UCA0TXIE	USCI_A0 发送中断启用
UCB0RXIE	USCI_B0 接收中断启用
UCB0TXIE	USCI_B0 发送中断启用

表 7. 中断标志寄存器 1 和 2

地址	7	6	5	4	3	2	1	0
02h				NMIIFG	RSTIFG	PORIFG	OFIFG	WDTIFG
				rw - 0	rw - (0)	rw - (1)	rw - 1	rw - (0)

WDTIFG	看门狗定时器溢出（在看门狗模式中）或安全密钥冲突上的设置。 V _{CC} 加电时的复位或者一个处于复位模式的 $\overline{\text{RST}}$ /NMI 引脚的复位条件。							
OFIFG	振荡器故障时的标志设定。							
PORIFG	加电复位中断标志。在 V _{CC} 加电时设定。							
RSTIFG	外部复位中断标志。在处于复位模式中的 $\overline{\text{RST}}$ /NMI 引脚上设定一个复位条件。V _{CC} 加电时复位。							
NMIIFG	通过 $\overline{\text{RST}}$ /NMI 引脚进行设定							

地址	7	6	5	4	3	2	1	0
03h					UCB0TXIFG	UCB0RXIFG	UCA0TXIFG	UCA0RXIFG
					rw - 1	rw - 0	rw - 1	rw - 0

UCA0RXIFG	USCI_A0 接收中断标志
UCA0TXIFG	USCI_A0 发送中断标志
UCB0RXIFG	USCI_B0 接收中断标志
UCB0TXIFG	USCI_B0 发送中断标志

内存组织

表 8. 内存组织

		MSP430F2416 MSP430F2616	MSP430F2417 MSP430F2617	MSP430F2418 MSP430F2618	MSP430F2419 MSP430F2619
内存	尺寸	92KB	92KB	116KB	120KB
主：中断矢量	闪存	0x0FFF - 0x0FFC0	0x0FFF - 0x0FFC0	0x0FFF - 0x0FFC0	0x0FFF - 0x0FFC0
主：代码内存	闪存	0x1FFF - 0x02100	0x19FFF - 0x03100	0x1FFF - 0x03100	0x1FFF - 0x02100
RAM（全部）	尺寸	4KB 0x020FF - 0x01100	8KB 0x030FF - 0x01100	8KB 0x030FF - 0x01100	4KB 0x020FF - 0x01100
扩展的	尺寸	2KB 0x020FF - 0x01900	6KB 0x030FF - 0x01900	6KB 0x030FF - 0x01900	2KB 0x020FF - 0x01900
镜像的	尺寸	2KB 0x018FF - 0x01100	2KB 0x018FF - 0x01100	2KB 0x018FF - 0x01100	2KB 0x018FF - 0x01100
信息内存	尺寸	256 字节	256 字节	256 字节	256 字节
	闪存	0x010FF - 0x01000	0x010FF - 0x01000	0x010FF - 0x01000	0x010FF - 0x01000
引导内存	尺寸	1KB	1KB	1KB	1KB
	ROM	0x00FFF - 0x00C00	0x00FFF - 0x00C00	0x00FFF - 0x00C00	0x00FFF - 0x00C00
RAM（在 0x18FF 至 0x01100 上镜像）	尺寸	2KB 0x009FF - 0x00200	2KB 0x009FF - 0x00200	2KB 0x009FF - 0x00200	2KB 0x009FF - 0x00200
外设	16 位	0x001FF - 0x00100	0x001FF - 0x00100	0x001FF - 0x00100	0x001FF - 0x00100
	8 位	0x000FF - 0x00010	0x000FF - 0x00010	0x000FF - 0x00010	0x000FF - 0x00010
	8 位 SFR	0x0000F - 0x00000	0x0000F - 0x00000	0x0000F - 0x00000	0x0000F - 0x00000

引导加载程序 (BSL)

MSP430 BSL 使用户能够采用一个 UART 串行接口进行闪存或 RAM 编程。通过 BSL 对 MSP430 内存的访问受用户定义的密码保护。如需了解 BSL 特性及其如何实现的完整说明，请查阅《借助引导加载程序 (BSL) 来进行 MSP430 编程用户指南》（文献编号：SLAU319）。

表 9. BSL 引脚功能

BSL 功能	PM, PN 封装引脚	ZQW 封装 引脚
数据发送	13 - P1.1	H1 - P1.1
数据接收	22 - P2.2	M3 - P2.2

闪存

闪存存储器可通过 JTAG 端口、引导加载程序进行编程，或由 CPU 进行系统内编程。CPU 能执行到闪存存储器的单字节和单字写入操作。闪存存储器的特性包括：

- 闪存具有 n 个主内存段和 4 个各为 64 字节的信息内存段（A 至 D）。主内存中每一段的大小为 512 字节。
- 0 至 n 段可以一步擦除，也可以独立地擦除每一段。
- A 至 D 段可以单独擦除，也可将 0 至 n 段作为一个组进行擦除。A 至 D 段也被称为信息内存。
- 段 A 包含校准数据。在复位之后，提供防止段 A 被编程及擦除的保护。可以将其解锁，但如果需要器件专用的校准数据，应注意不要将该段擦除。
- 使用边际读取模式的闪存内容完整性检查

外设

通过数据、地址和控制总线将外设连接至 CPU，并可采用所有的指令对外设进行处理。如需了解完整的模块说明，请查阅《MSP430x2xx 系列用户指南》（文献编号：SLAU144）。

DMA 控制器

在无需 CPU 干预的情况下，DMA 控制器可实现将数据从一个内存地址移动到另外一个内存地址。例如，DMA 控制可被用于将数据从 ADC12 转换存储器移动到 RAM。通过使用 DMA 控制器可增加外设模块的吞吐量。通过使 CPU 保持在睡眠模式，而无需将其唤醒来在外设之间移动数据，DMA 控制器减少了系统功耗。

振荡器和系统时钟

MSP430F241x 和 MSP430F261x 系列器件的时钟系统由基本时钟模块提供支持，此基本系统时钟模块包括对一个 32768Hz 晶体振荡器、一个内部极低功耗频率振荡器、一个内部数控振荡器 (DCO)、和一个高频晶体振荡器的支持。基本时钟模块设计用于同时满足低系统成本及低功耗要求。内部 DCO 提供了一个快速接通时钟源并可在不到 1μs 的时间里实现稳定。基本时钟模块提供了以下时钟信号：

- 辅助时钟 (ACLK)，此时钟由一个 32768 Hz 手表晶振或内部 LF 振荡器提供信号源。
- 主时钟 (MCLK)，CPU 所采用的系统时钟。
- 系统子时钟 (SMCLK)，外设模块所采用的子系统时钟。

用于校准 DCO 输出频率的 DCO 设置被存储于信息内存的段 A 中。

校准数据被存储于信息内存的段 A 中

存储的脚注数据用于 DCO 和 ADC12。它的组织结构为一个标签类型长度值 (TLV) 结构。

表 10. TLV 结构所使用的标签

名称	地址	值	说明
TAG_DCO_30	0x10F6	0x01	V _{CC} = 3V 和 T _A = 25°C 校准时的 DCO 频率校准
TAG_ADC12_1	0x10DA	0x08	ADC12_1 校准标志
TAG_EMPTY	-	0xFE	空内存区的标识符

表 11. ADC 校准结构所采用的标签

标签	校准时的条件	大小	地址偏移
CAL_ADC_25T85	INCHx = 0x1010, REF2_5 = 1, T _A = 85°C	字	0x000E
CAL_ADC_25T30	INCHx = 0x1010, REF2_5 = 1, T _A = 30°C	字	0x000C
CAL_ADC_25VREF_FACTOR	REF2_5 = 1, T _A = 30°C	字	0x000A
CAL_ADC_15T85	INCHx = 0x1010, REF2_5 = 0, T _A = 85°C	字	0x0008
CAL_ADC_15T30	INCHx = 0x1010, REF2_5 = 0, T _A = 30°C	字	0x0006
CAL_ADC_15VREF_FACTOR	REF2_5 = 0, T _A = 30°C	字	0x0004
CAL_ADC_OFFSET	外部 V _{REF} = 1.5V, f _{ADC12CLK} = 5MHz	字	0x0002
CAL_ADC_GAIN_FACTOR	外部 V _{REF} = 1.5V, f _{ADC12CLK} = 5MHz	字	0x0000
CAL_BC1_1MHZ	-	字节	0x0007
CAL_DCO_1MHZ	-	字节	0x0006
CAL_BC1_8MHZ	-	字节	0x0005
CAL_DCO_8MHZ	-	字节	0x0004
CAL_BC1_12MHZ	-	字节	0x0003
CAL_DCO_12MHZ	-	字节	0x0002
CAL_BC1_16MHZ	-	字节	0x0001
CAL_DCO_16MHZ	-	字节	0x0000

欠压，电源电压监控器 (SVS)

建立欠压电路的目的是在加电及断电期间向器件提供正确的内部复位信号。SVS 电路对电源电压是否下降至低于一个用户可选电平进行检测并支持电源电压监控（器件被自动复位）和电源电压监视 (SVM)（不对器件进行自动复位）。

在欠压电路发出器件复位信号后，CPU 开始代码执行。然而，此时 V_{CC} 有可能还未斜升至 V_{CC} （最小值）。在 V_{CC} 达到 V_{CC} （最小值）之前，用户必须确保缺省 DCO 设置没有被改变。如果需要的话，SVS 电路可被用于确定何时 V_{CC} 达到 V_{CC} （最小值）。

数字 I/O

提供多达 8 个 8 位 I/O 端口 - 端口 P1 到 P8。

- 所有单独的 I/O 位均可进行独立编程。
- 输入、输出、和中断可进行任意组合。
- 端口 P1 和端口 P2 的所有 8 个 I/O 口都可选为边沿触发中断输入功能。
- 所有指令都支持对端口控制寄存器的读取和写入访问。
- 每个 I/O 具有一个可单独编程的上拉或下拉电阻器。
- 可对端口 P7 和 P8 进行字存取。

看门狗定时器 (WDT+)

看门狗定时器 (WDT+) 模块的主要功能是在软件问题发生后执行受控的系统重启。如果选定的时间间隔结束，则产生一个系统复位。如果在一个应用中不需要看门狗功能，则该模块可被禁用或配置为一个间隔定时器，并能在选定的时间间隔上产生中断。

硬件乘法器

硬件乘法器运算由一个专用外设模块支持。此模块执行 16x16，16x8，8x16，和 8x8 位运算。模块能够支持信号的或者非信号的倍乘以及信号和非信号的乘法和累加运算。在操作数已经被载入到外设寄存器之后，可立即访问一个运算的结果。无需额外的时钟周期。

通用串行通信接口 (USCI)

USCI 模块用于串行数据通信。USCI 模块支持同步通信协议（如 SPI（3 引脚或 4 引脚）或者 I^2C ），以及异步通信协议（如 UART，具有自动波特率检测 (LIN) 功能的增强型 UART，和 IrDA）。

USCI_A 模块可支持 SPI（3 引脚或 4 引脚），UART，增强型 UART，和 IrDA。

USCI_B 模块可支持 SPI（3 引脚或 4 引脚）及 I^2C 。

Timer_A3

Timer_A3 是具有 3 个捕获/比较寄存器的 16 位定时器/计数器。Timer_A3 能支持多个捕获/比较寄存器、PWM 输出和间隔时序。Timer_A3 也具有丰富的中断功能。计数器在溢出发生时可生成中断而每个捕获/比较寄存器也可生成中断。

表 12. Timer_A3 信号接线

输入引脚编号		器件输入信号	模块输入名称	模块区块	模块输出信号	输出引脚编号	
ZQW	PM, PN					PM, PN	ZQW
G2 - P1.0	12 - P1.0	TACLK	TACLK	定时器	不可用		
		ACLK	ACLK				
		SMCLK	SMCLK				
M2 - P2.1	21 - P2.1	TA1NCLK	INCLK				
H1 - P1.1	13 - P1.1	TA0	CCI0A	CCR0	TA0	13 - P1.1	H1 - P1.1
M3 - P2.2	22 - P2.2	TA0	CCI0B			17 - P1.5	K1 - P1.5
		DV _{SS}	GND			27 - P2.7	L5 - P2.7
		DV _{CC}	V _{CC}				
H2 - P1.2	14 - P1.2	TA1	CCI1A	CCR1	TA1	14 - P1.2	H2 - P1.2
		CAOUT (内部)	CCI1B			18 - P1.6	K2 - P1.6
		DV _{SS}	GND			23 - P2.3	L3 - P2.3
		DV _{CC}	V _{CC}			ADC12 (内部)	
						DAC12_0 (内部)	
						DAC12_1 (内部)	
J1 - P1.3	15 - P1.3	TA2	CCI2A	CCR2	TA2	15 - P1.3	J1 - P1.3
		ACLK (内部)	CCI2B			19 - P1.7	L1 - P1.7
		DV _{SS}	GND			24 - P2.4	L4 - P2.4
		DV _{CC}	V _{CC}				

Timer_B7

Timer_B7 是一个带有 7 个捕捉/比较寄存器的 16 位，定时器/计数器。Timer_B7 能支持多个捕获/比较寄存器，PWM 输出和间隔定时。Timer_A7 也具有丰富的中断功能。计数器在溢出发生时可生成中断而每个捕获/比较寄存器也可生成中断。

表 13. Timer_B3, Timer_B7 信号连线

输入引脚编号		器件输入信号	模块输入名称	模块区块	模块输出信号	输出引脚编号	
ZQW	PM, PN					PM, PN	ZQW
K11 - P4.7	43 - P4.7	TBCLK	TBCLK	定时器	不可用		
		ACLK	ACLK				
		SMCLK	SMCLK				
K11 - P4.7	43 - P4.7	TBCLK	INCLK	CCR0	TB0		
M9 - P4.0	36 - P4.0	TB0	CCI0A			36 - P4.0	M9 - P4.0
M9 - P4.0	36 - P4.0	TB0	CCI0B			ADC12 (内部)	
		DV _{SS}	GND				
		DV _{CC}	V _{CC}				
J9 - P4.1	37 - P4.1	TB1	CCI1A	CCR1	TB1	37 - P4.1	J9 - P4.1
J9 - P4.1	37 - P4.1	TB1	CCI1B			ADC12 (内部)	
		DV _{SS}	GND				
		DV _{CC}	V _{CC}				
M10 - P4.2	38 - P4.2	TB2	CCI2A	CCR2	TB2	38 - P4.2	M10 - P4.2
M10 - P4.2	38 - P4.2	TB2	CCI2B			DAC_0 (内部)	
		DV _{SS}	GND			DAC_1 (内部)	
		DV _{CC}	V _{CC}				
L10 - P4.3	39 - P4.3	TB3	CCI3A	CCR3	TB3	39 - P4.3	L10 - P4.3
L10 - P4.3	39 - P4.3	TB3	CCI3B				
		DV _{SS}	GND				
		DV _{CC}	V _{CC}				
M11 - P4.4	40 - P4.4	TB4	CCI4A	CCR4	TB4	40 - P4.4	M11 - P4.4
M11 - P4.4	40 - P4.4	TB4	CCI4B				
		DV _{SS}	GND				
		DV _{CC}	V _{CC}				
M12 - P4.5	41 - P4.5	TB5	CCI5A	CCR5	TB5	41 - P4.5	M12 - P4.5
M12 - P4.5	41 - P4.5	TB5	CCI5B				
		DV _{SS}	GND				
		DV _{CC}	V _{CC}				
L12 - P4.6	42 - P4.6	TB6	CCI6A	CCR6	TB6	42 - P4.6	L12 - P4.6
		ACLK (内部)	CCI6B				
		DV _{SS}	GND				
		DV _{CC}	V _{CC}				

Comparator_A+

comparator_A+ 模块的主要功能是支持高精度的斜坡模数转换、电池电压监控及外部模拟信号的监视。

ADC12

ADC12 模块支持快速 12 位模数转换。此模块运行一个 12 位逐次逼近 (SAR) 内核、样本选择控制、基准生成器、和一个 16 字转换和控制缓冲器。在无需 CPU 干预的情况下，转换和控制缓冲器可转换并存储多达 16 个独立的 ADC 样本。

DAC12

DAC12 模块是一个 12 位 R 阶梯电压输出数模转换器 (DAC)。DAC12 可被用在 8 位或者 12 位模式中并可与 DMA 控制器协同使用。当多个 DAC12 模块出现时，可将它们编成一组进行同步操作。

外设文件映射

表 14. 外设文件映射

模块	寄存器	简氏	地址
DMA ⁽¹⁾	DMA 通道 2 发送尺寸	DMA2SZ	0x01F2
	DMA 通道 2 目标地址	DMA2DA	0x01EE
	DMA 通道 2 源地址	DMA2SA	0x01EA
	DMA 通道 2 控制	DMA2CTL	0x01 E8
	DMA 通道 1 发送尺寸	DMA1SZ	0x01E6
	DMA 通道 1 目标地址	DMA1DA	0x01 E2
	DMA 通道 1 源地址	DMA1SA	0x01DE
	DMA 通道 1 控制	DMA1CTL	0x01DC
	DMA 通道 0 传送大小	DMA0SZ	0x01DA
	DMA 通道 0 目标地址	DMA0DA	0x01D6
	DMA 通道 0 源地址	DMA0SA	0x01D2
	DMA 通道 0 控制	DMA0CTL	0x01D0
	DMA 模块中断矢量字	DMAIV	0x0126
	DMA 模块控制 1	DMACTL1	0x0124
	DMA 模块控制 0	DMACTL0	0x0122
DAC12 ⁽¹⁾	DAC12_1 数据	DAC12_1DAT	0x01CA
	DAC12_1 控制	DAC12_1CTL	0x01C2
	DAC12_0 数据	DAC12_0DAT	0x01C8
	DAC12_0 控制	DAC12_0CTL	0x01C0

(1) 仅限于 MSP430G261x 器件

表 14. 外设文件映射 (接下页)

模块	寄存器	简氏	地址
ADC12	中断矢量字寄存器	ADC12IV	0x01A8
	中断使能寄存器	ADC12IE	0x01A6
	中断标志寄存器	ADC12IFG	0x01A4
	控制寄存器 1	ADC12CTL1	0x01A2
	控制寄存器 0	ADC12CTL0	0x01A0
	转换内存 15	ADC12MEM15	0x015E
	转换内存 14	ADC12MEM14	0x015C
	转换内存 13	ADC12MEM13	0x015A
	转换内存 12	ADC12MEM12	0x0158
	转换内存 11	ADC12MEM11	0x0156
	转换内存 10	ADC12MEM10	0x0154
	转换内存 9	ADC12MEM9	0x0152
	转换内存 8	ADC12MEM8	0x0150
	转换内存 7	ADC12MEM7	0x014E
	转换内存 6	ADC12MEM6	0x014C
	转换内存 5	ADC12MEM5	0x014A
	转换内存 4	ADC12MEM4	0x0148
	转换内存 3	ADC12MEM3	0x0146
	转换内存 2	ADC12MEM2	0x0144
	转换内存 1	ADC12MEM1	0x0142
	转换内存 0	ADC12MEM0	0x0140
	ADC 内存控制寄存器 15	ADC12MCTL15	0x008F
	ADC 内存控制寄存器 14	ADC12MCTL14	0x008E
	ADC 内存控制寄存器 13	ADC12MCTL13	0x008D
	ADC 内存控制寄存器 12	ADC12MCTL12	0x008C
	ADC 内存控制寄存器 11	ADC12MCTL11	0x008B
	ADC 内存控制寄存器 10	ADC12MCTL10	0x008A
	ADC 内存控制寄存器 9	ADC12MCTL9	0x0089
	ADC 内存控制寄存器 8	ADC12MCTL8	0x0088
	ADC 内存控制寄存器 7	ADC12MCTL7	0x0087
	ADC 内存控制寄存器 6	ADC12MCTL6	0x0086
	ADC 内存控制寄存器 5	ADC12MCTL5	0x0085
	ADC 内存控制寄存器 4	ADC12MCTL4	0x0084
	ADC 内存控制寄存器 3	ADC12MCTL3	0x0083
	ADC 内存控制寄存器 2	ADC12MCTL2	0x0082
	ADC 内存控制寄存器 1	ADC12MCTL1	0x0081
	ADC 内存控制寄存器 0	ADC12MCTL0	0x0080

表 14. 外设文件映射 (接下页)

模块	寄存器	简氏	地址
Timer_B7	捕获/比较寄存器 6	TBCCR6	0x019E
	捕获/比较寄存器 5	TBCCR5	0x019C
	捕获/比较寄存器 4	TBCCR4	0x019A
	捕获/比较寄存器 3	TBCCR3	0x0198
	捕获/比较寄存器 2	TBCCR2	0x0196
	捕获/比较寄存器 1	TBCCR1	0x0194
	捕获/比较寄存器 0	TBCCR0	0x0192
	Timer_B 寄存器	TBR	0x0190
	捕获/比较控制 6	TBCCTL6	0x018E
	捕获/比较控制 5	TBCCTL5	0x018C
	捕获/比较控制 4	TBCCTL4	0x018A
	捕获/比较控制 3	TBCCTL3	0x0188
	捕获/比较控制 2	TBCCTL2	0x0186
	捕获/比较控制 1	TBCCTL1	0x0184
	捕获/比较控制 0	TBCCTL0	0x0182
	Timer_B 控制	TBCTL	0x0180
	Timer_B 中断矢量	TBIV	0x011E
Timer_A3	捕获/比较寄存器 2	TACCR2	0x0176
	捕获/比较寄存器 1	TACCR1	0x0174
	捕获/比较寄存器 0	TACCR0	0x0172
	Timer_A 寄存器	TAR	0x0170
	被保留		0x016E
	被保留		0x016C
	被保留		0x016A
	被保留		0x0168
	捕获/比较控制 2	TACCTL2	0x0166
	捕获/比较控制 1	TACCTL1	0x0164
	捕获/比较控制 0	TACCTL0	0x0162
	Timer_A 控制	TACTL	0x0160
	Timer_A 中断矢量	TAIV	0x012E
硬件乘法器	总和扩展	SUMEXT	0x013E
	结果高字	RESHI	0x013C
	结果低字	RESLO	0x013A
	第二操作数	OP2	0x0138
	符号倍乘 + 累加/操作数 1	MACS	0x0136
	倍乘 + 累加/操作数 1	MAC	0x0134
	符号倍乘/操作数 1	MPYS	0x0132
	无符号倍乘/操作数 1	MPY	0x0130
闪存	闪存控制 4	FCTL4	0x01BE
	闪存控制 3	FCTL3	0x012C
	闪存控制 2	FCTL2	0x012A
	闪存控制 1	FCTL1	0x0128
安全装置	安全装置定时器控制	WDTCTL	0x0120

表 14. 外设文件映射 (接下页)

模块	寄存器	简氏	地址
USCI_A0/B0	USCI_A0 自动波特率控制	UCA0ABCTL	0x005D
	USCI_A0 发送缓冲器	UCA0TXBUF	0x0067
	USCI_A0 接收缓冲器	UCA0RXBUF	0x0066
	USCI_A0 状态	UCA0STAT	0x0065
	USCI_A0 调制控制	UCA0MCTL	0x0064
	USCI_A0 波特率控制 1	UCA0BR1	0x0063
	USCI_A0 波特率控制 0	UCA0BR0	0x0062
	USCI_A0 控制 1	UCA0CTL1	0x0061
	USCI_A0 控制 0	UCA0CTL0	0x0060
	USCI_A0 IrDA 接收控制	UCA0IRRCTL	0x005F
	USCI_A0 IrDA 发送控制	UCA0IRTCLT	0x005E
	USCI_B0 发送缓冲器	UCB0TXBUF	0x006F
	USCI_B0 接收缓冲器	UCB0RXBUF	0x006E
	USCI_B0 状态	UCB0STAT	0x006D
	USCI_B0 I2C 中断启用	UCB0CIE	0x006C
	USCI_B0 波特率控制 1	UCB0BR1	0x006B
	USCI_B0 波特率控制 0	UCB0BR0	0x006A
	USCI_B0 控制 1	UCB0CTL1	0x0069
	USCI_B0 控制 0	UCB0CTL0	0x0068
	USCI_B0 I2C 从地址	UCB0SA	0x011A
	USCI_B0 I2C 自身地址	UCB0OA	0x0118
USCI_A1/B1	USCI_A1 自动波特率控制	UCA1ABCTL	0x00CD
	USCI_A1 发送缓冲器	UCA1TXBUF	0x00D7
	USCI_A1 接收缓冲器	UCA1RXBUF	0x00D6
	USCI_A1 状态	UCA1STAT	0x00D5
	USCI_A1 调制控制	UCA1MCTL	0x00D4
	USCI_A1 波特率控制 1	UCA1BR1	0x00 D3
	USCI_A1 波特率控制 0	UCA1BR0	0x00D2
	USCI_A1 控制 1	UCA1CTL1	0x00D1
	USCI_A1 控制 0	UCA1CTL0	0x00D0
	USCI_A1 IrDA 接收控制	UCA1IRRCTL	0x00CF
	USCI_A1 IrDA 发送控制	UCA1IRTCLT	0x00CE
	USCI_B1 发送缓冲器	UCB1TXBUF	0x00DF
	USCI_B1 接收缓冲器	UCB1RXBUF	0x00DE
	USCI_B1 状态	UCB1STAT	0x00DD
	USCI_B1 I2C 中断启用	UCB1CIE	0x00DC
	USCI_B1 波特率控制 1	UCB1BR1	0x00DB
	USCI_B1 波特率控制 0	UCB1BR0	0x00DA
	USCI_B1 控制 1	UCB1CTL1	0x00D9
	USCI_B1 控制 0	UCB1CTL0	0x00D8
	USCI_B1 I2C 从地址	UCB1SA	0x017E
	USCI_B1 I2C 自身地址	UCB1OA	0x017C
	USCI_A1/B1 中断启用	UC1IE	0x0006
	USCI_A1/B1 中断标志	UC1IFG	0x0007
Comparator_A+	Comparator_A+ 端口禁用	CAPD	0x005B
	Comparator_A 控制 2	CACTL2	0x005A
	Comparator_A 控制 1	CACTL1	0x0059

表 14. 外设文件映射 (接下页)

模块	寄存器	简氏	地址
基本时钟	基本时钟系统控制 3	BCSCTL3	0x0053
	基本时钟系统控制 2	BCSCTL2	0x0058
	基本时钟系统控制 1	BCSCTL1	0x0057
	DCO 时钟频率控制	DCOCTL	0x0056
欠压, SVS	SVS 控制寄存器 (由欠压信号复位)	SVSCTL	0x0055
端口 PA ⁽²⁾	端口 PA 晶体管启用	PAREN	0x0014
	端口 PA 选择	PASEL	0x003E
	端口 PA 方向	PADIR	0x003C
	端口 PA 输出	PAOUT	0x003A
	端口 PA 输入	PAIN	0x0038
端口 P8 ⁽²⁾	端口 P8 电阻器启用	P8REN	0x0015
	端口 P8 选择	P8SEL	0x003F
	端口 P8 方向	P8DIR	0x003D
	端口 P8 输出	P8OUT	0x003B
	端口 P8 输入	P8IN	0x0039
端口 P7 ⁽³⁾	端口 P7 电阻器启用	P7REN	0x0014
	端口 P7 选择	P7SEL	0x003E
	端口 P7 方向	P7DIR	0x003C
	端口 P7 输出	P7OUT	0x003A
	端口 P7 输入	P7IN	0x0038
端口 P6	端口 P6 电阻器启用	P6REN	0x0013
	端口 P6 选择	P6SEL	0x0037
	端口 P6 方向	P6DIR	0x0036
	端口 P6 输出	P6OUT	0x0035
	端口 P6 输入	P6IN	0x0034
端口 P5	端口 P5 电阻器使能	P5REN	0x0012
	端口 P5 选择	P5SEL	0x0033
	端口 P5 方向	P5DIR	0x0032
	端口 P5 输出	P5OUT	0x0031
	端口 P5 输入	P5IN	0x0030
端口 P4	端口 P4 选择	P4SEL	0x001F
	端口 P4 电阻器启用	P4REN	0x0011
	端口 P4 方向	P4DIR	0x001E
	端口 P4 输出	P4OUT	0x001D
	端口 P4 输入	P4IN	0x001C
端口 P3	端口 P3 电阻器使能	P3REN	0x0010
	端口 P3 选择	P3SEL	0x001B
	端口 P3 方向	P3DIR	0x001A
	端口 P3 输出	P3OUT	0x0019
	端口 P3 输入	P3IN	0x0018

(2) 仅限于 80 引脚和 113 引脚 ZQW 器件

(3) 仅限于 80 引脚和 113 引脚 ZQW 器件

表 14. 外设文件映射 (接下页)

模块	寄存器	简氏	地址
端口 P2	端口 P2 电阻器启用	P2REN	0x002F
	端口 P2 选择	P2SEL	0x002E
	端口 P2 中断使能	P2IE	0x002D
	端口 P2 中断边沿选择	P2IES	0x002C
	端口 P2 中断标志	P2IFG	0x002B
	端口 P2 方向	P2DIR	0x002A
	端口 P2 输出	P2OUT	0x0029
	端口 P2 输入	P2IN	0x0028
端口 P1	端口 P1 电阻器启用	P1REN	0x0027
	端口 P1 选择	P1SEL	0x0026
	端口 P1 中断使能	P1IE	0x0025
	端口 P1 中断边沿选择	P1IES	0x0024
	端口 P1 中断标志	P1IFG	0x0023
	端口 P1 方向	P1DIR	0x0022
	端口 P1 输出	P1OUT	0x0021
	端口 P1 输入	P1IN	0x0020
特殊功能	SFR 中断标志 2	IFG2	0x0003
	SFR 中断标志 1	IFG1	0x0002
	SFR 中断使能 2	IE2	0x0001
	SFR 中断使能 1	IE1	0x0000

最大绝对额定值⁽¹⁾


施加在 V_{CC} 至 V_{SS} 上的电压		- 0.3V 至 4.1V
施加在任一引脚上的电压 ⁽²⁾		- 0.3V 至 $V_{CC} + 0.3V$
任一器件引脚上的二极管电流		± 2 mA
T_{stg} 存储温度 ⁽³⁾	未编程器件	-55°C 至 150°C
	已编程器件	-55°C 至 150°C

- (1) 超出“最大绝对额定值”下列出的值可能会对器件造成永久损坏。这些仅为在额定值下的工作情况，对于额定值下或者在超出“推荐的操作条件”下的任何其它情况下的器件功能性操作，在此并未说明。长时间处于最大绝对额定值下会影响设备的可靠性。
- (2) 所有电压值均以 V_{SS} 为基准。JTAG 熔丝烧断电压， V_{FB} ，可以超过最大绝对额定值。当 JTAG 熔丝烧断时将此电压被施加至 TEST 引脚。
- (3) 在电路板焊接期间可以采用较高的温度（需遵循现行的 JEDEC J - STD - 020 规范），峰值回流焊温度不得超过器件装运包装盒或卷盘上标注的界定的值。

建议的运行条件

		最小值	最大值	单位
V_{CC} 电源电压($AV_{CC} = DV_{CC} = V_{CC}$ ⁽¹⁾)	在程序执行期间	1.8	3.6	V
	在闪存编程/擦除期间	2.2	3.6	
V_{SS} 电源电压($AV_{SS} = DV_{SS} = V_{SS}$)		0	0	V
T_A 自然通风工作温度范围	I 版本	-40	85	°C
	T 版本	-40	105	
$f_{系统}$ 处理器频率（最大 MCLK 频率） ⁽²⁾⁽³⁾	$V_{CC} = 1.8V$, 占空比 = 50% $\pm$ 10%	DC	4.15	MHz
	$V_{CC} = 2.7V$, 占空比 = 50% $\pm$ 10%	dc	12	
	$V_{CC} \geq 3.3V$, 占空比 = 50% $\pm$ 10%	DC	16	

- (1) 建议用同一个电源为 AV_{CC} 和 DV_{CC} 供电。加电时， AV_{CC} 和 DV_{CC} 间可耐受的最大压差为 0.3V。
- (2) MSP430 CPU 直接采用 MCLK 进行计时。MCLK 的高相位及低相位均不得超过额定最大频率的脉冲持续时间。
- (3) 模块可能具有一个不同的最大输入时钟技术规格。查看本数据表中各个模块的技术规格。



Note: 最小处理器频率由系统时钟来限定。闪存编程或擦除操作要求一个最小值为 2.2V 的 V_{CC} 。

图 1. 运转区域

电气特性

不包括外部电流在内的流入 V_{CC} 的有源模式电源电流

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）⁽¹⁾⁽²⁾

参数	测试条件	T_A	V_{CC}	最小值	典型值	最大值	单位
$I_{AM, 1MHz}$ 有源模式 (AM) 电流 (1MHz)	$f_{DCO} = f_{MCLK} = f_{SMCLK} = 1MHz$, $f_{ACLK} = 32768Hz$, 程序在闪存内执行, BCSCTL1 = CALBC1_1MHZ, DCOCTL = CALDCO_1MHZ, CPUOFF = 0, SCG0 = 0, SCG = 0, OSCOFF = 0	-40°C 至 85°C	2.2V		365	395	μA
		105°C			375	420	
		-40°C 至 85°C	3V		515	560	
		105°C			525	595	
$I_{AM, 1MHz}$ 有源模式 (AM) 电流 (1MHz)	$f_{DCO} = f_{MCLK} = f_{SMCLK} = 1MHz$, $f_{ACLK} = 32768Hz$, 程序在闪存内执行, BCSCTL1 = CALBC1_1MHZ, DCOCTL = CALDCO_1MHZ, CPUOFF = 0, SCG0 = 0, SCG = 0, OSCOFF = 0	-40°C 至 85°C	2.2V		330	370	μA
		105°C			340	390	
		-40°C 至 85°C	3V		460	495	
		105°C			470	520	
$I_{AM, 4kHz}$ 有源模式电流 (AM) 电流 (4kHz)	$f_{MCLK} = f_{SMCLK} = f_{ACLK} = 32768Hz/8 = 4096Hz$, $f_{DCO} = 0Hz$, 程序在闪存内执行 SELMx = 11, SELS = 1, DIVMx = DIVSx = DIVAx = 11, CPUOFF = 0, SCG0 = 1, SCG1 = 0, OSCOFF = 0	-40°C 至 85°C	2.2V		2.1	9	μA
		105°C	2.2V		15	31	
		-40°C 至 85°C	3V		3	11	
		105°C	3V		19	32	
$I_{AM, 100kHz}$ 有源模式 (AM) 电流 (100kHz)	$f_{MCLK} = f_{SMCLK} = f_{DCO(0, 0)} \approx 100kHz$, $f_{ACLK} = 0Hz$, 程序在闪存内执行 RSELx = 0, DCOx = 0, CPUOFF = 0, SCG0 = 0, SCG1 = 0, OSCOFF = 1	-40°C 至 85°C	2.2V		67	86	μA
		105°C	2.2V		80	99	
		-40°C 至 85°C	3V		84	107	
		105°C	3V		99	128	

(1) 所有输入均连接至 0V 或 V_{CC} 。输出不供应或吸收任何电流。

(2) 利用一个带有 9pF 负载电容的 Micro Crystal CC4V - T1A SMD 晶振对电流进行特性分析。选择合适的内部和外部负载电容以与所需的 9pF 电容值精确匹配。

典型特性 - 有源模式电源电流（流入 V_{CC} ）




图 2.




图 3.

不含外部电流在内的低功耗模式电源电流（流入 V_{CC} ）不含外部电流

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）⁽¹⁾⁽²⁾

参数	测试条件	T_A	V_{CC}	最小值	典型值	最大值	单位
$I_{LPM0, 1MHz}$ 低功耗模式 0 (LPM0) 电流 ⁽³⁾	$f_{MCLK} = 0MHz$, $f_{SMCLK} = f_{DCO} = 1MHz$, $f_{ACLK} = 32,768Hz$, $BCSCTL1 = CALBC1_1MHz$, $DCOCTL = CALDCO_1MHz$, $CPUOFF = 1$, $SCG0 = 0$, $SCG1 = 0$, $OSCOFF = 0$	-40°C 至 85°C	2.2V		68	63	μA
		105°C			83	98	
		-40°C 至 85°C	3V		87	105	
		105°C			100	125	
$I_{LPM0, 100kHz}$ 低功耗模式 0 (LPM0) 电流 ⁽³⁾	$f_{MCLK} = 0MHz$, $f_{SMCLK} = f_{DCO(0, 0)} \approx 100kHz$, $f_{ACLK} = 0Hz$, $RSELx = 0$, $DCOx = 0$, $CPUOFF = 1$, $SCG0 = 0$, $SCG1 = 0$, $OSCOFF = 1$	-40°C 至 85°C	2.2V		37	49	μA
		105°C			50	62	
		-40°C 至 85°C	3V		40	55	
		105°C			57	73	
I_{LPM2} 低功耗模式 2 (LPM2) 电流 ⁽⁴⁾	$f_{MCLK} = f_{SMCLK} = 0MHz$, $f_{DCO} = 1MHz$, $f_{ACLK} = 32768Hz$, $BCSCTL1 = CALBC1_1MHz$, $DCOCTL = CALDCO_1MHz$, $CPUOFF = 1$, $SCG0 = 0$, $SCG1 = 1$, $OSCOFF = 0$	-40°C 至 85°C	2.2V		23	33	μA
		105°C			35	46	
		-40°C 至 85°C	3V		25	36	
		105°C			40	55	
$I_{LPM3, LFXT1}$ 低功耗模式 3 (LPM3) 电流 ⁽³⁾	$f_{DCO} = f_{MCLK} = f_{SMCLK} = 0MHz$, $f_{ACLK} = 32768Hz$, $CPUOFF = 1$, $SCG0 = 0$, $SCG1 = 1$, $OSCOFF = 0$	-40°C	2.2V		0.8	1.2	μA
		25°C			1	1.3	
		85°C			4.6	7	
		105°C			14	24	
		-40°C	3V		0.9	1.3	
		25°C			1.1	1.5	
		85°C			5.5	8	
		105°C			17	30	
$I_{LPM3, VLO}$ 低功耗模式 3 (LPM3) 电流 ⁽⁴⁾	$f_{DCO} = f_{MCLK} = f_{SMCLK} = 0MHz$, f_{ACLK} 取自内部 LF 振荡器 (VLO), $CPUOFF = 1$, $SCG0 = 1$, $SCG1 = 1$, $OSCOFF = 0$	-40°C	2.2V		0.4	1	μA
		25°C			0.5	1	
		85°C			4.3	6.5	
		105°C			14	24	
		-40°C	3V		0.6	1.2	
		25°C			0.6	1.2	
		85°C			5	7.5	
		105°C			16.5	29.5	
I_{LPM4} 低功耗模式 4 (LPM4) 电流 ⁽⁵⁾	$f_{DCO} = f_{MCLK} = f_{SMCLK} = 0MHz$, $f_{ACLK} = 0Hz$, $CPUOFF = 1$, $SCG0 = 1$, $SCG1 = 1$, $OSCOFF = 1$	-40°C	2.2V		0.1	0.5	μA
		25°C			0.1	0.5	
		85°C			4	6	
		105°C			13	23	
		-40°C	3V		0.2	0.5	
		25°C			0.2	0.5	
		85°C			4.7	7	
		105°C			14	24	

- (1) 所有输入均连接至 0V 或 V_{CC} 。输出不供应或吸收任何电流。
- (2) 利用一个带有 9pF 负载电容的 Micro Crystal CC4V - T1A SMD 晶振对电流进行特性分析。
- (3) 包括用于欠压及由 SMCLK 进行计时的 WDT 的电流。
- (4) 包括用于欠压及由 ACLK 进行计时的 WDT 的电流。
- (5) 包括用于欠压的电流。

典型特性 - LPM4 电流

LPM4 温度
与
温度
间的关系




图 4.

施密特触发器输入（端口 P1 到 P8, $\overline{\text{RST}}/\text{NMI}$, JTAG, XIN, 和 XT2IN）⁽¹⁾

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
V _{IT+} 正向输入阈值电压			0.45V _{CC}		0.75V _{CC}	V
		2.2V	1.00		1.65	
		3V	1.35		2.25	
V _{IT-} 负向输入阈值电压			0.25V _{CC}		0.55V _{CC}	V
		2.2V	0.55		1.20	
		3V	0.75		1.65	
V _{hys} 输入电压滞后 (V _{IT+} - V _{IT-})		2.2V	0.2		1	V
		3V	0.3		1	
R _拉 上拉/下拉电阻器	对于上拉电阻器: V _{输入} = V _{SS} , 对于下拉电阻器: V _{输入} = V _{CC}		20	35	50	kΩ
C _I 输入电容	V _{输入} = V _{SS} 或 V _{CC}			5		pF

(1) XIN 和 XT2IN 只工作在旁路模式下

输入（端口 P1 和端口 P2）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	最大值	单位
t _(int) 外部中断时序	端口 P1, P2: P1.x 至 P2.x, 设定中断标志的外部触发脉冲 ⁽¹⁾	2.2V, 3V	20		ns

(1) 每次达到最小中断脉冲宽度 t_(int) 时，一个外部信号设定中断标志。即便当触发信号短于 t_(int) 时，它可被设定。

泄漏电流（端口 P1 到 P8）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	最大值	单位
I _{lkg} (P _{x.y}) 高阻抗泄漏电流	(1) (2)	2.2V, 3V		±50	nA

(1) 漏电流是在把 V_{SS} 或 V_{CC} 施加至对应引脚上的情况下测量的，除非另外注明。

(2) 数字端口引脚的泄漏电流单独测量。此端口引脚针对输入进行选择，而且上拉或下拉电阻器被禁用。

标准输入 ($\overline{\text{RST}}/\text{NMI}$)

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	最大值	单位
V _{IL} 低电平输入电压		2.2V, 3V	V _{SS}	V _{SS} + 0.6	V
V _{IH} 高电平输入电压		2.2V, 3V	0.8V _{CC}	V _{CC}	V

输出（端口 P1 到 P8）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
V _{OH} 高电平输出电压	I _(OHmax) = -1.5mA ⁽¹⁾	2.2V	V _{CC} - 0.25		V _{CC}	V
	I _(OHmax) = -6mA ⁽²⁾	2.2V	V _{CC} - 0.6		V _{CC}	
	I _(OHmax) = -1.5mA ⁽¹⁾	3V	V _{CC} - 0.25		V _{CC}	
	I _(OHmax) = -6mA ⁽²⁾	3V	V _{CC} - 0.6		V _{CC}	
V _{OL} 低电平输出电压	I _(OLmax) = 1.5mA ⁽¹⁾	2.2V	V _{SS}		V _{SS} + 0.25	V
	I _(OLmax) = 6mA ⁽²⁾	2.2V	V _{SS}		V _{SS} + 0.6	
	I _(OLmax) = 1.5mA ⁽¹⁾	3V	V _{SS}		V _{SS} + 0.25	
	I _(OLmax) = 6mA ⁽²⁾	3V	V _{SS}		V _{SS} + 0.6	

(1) 所有输出组合在一起的最大总电流 I_(OHmax) 和 I_(OLmax) 不应超过 ±12mA，以保持额定的最大压降。

(2) 所有输出组合在一起的最大总电流 I_(OHmax) 和 I_(OLmax) 不应超过 ±48mA，以保持额定的最大压降。

输出频率（端口 P1 至 P8）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
f _{Px,y} 端口输出频率（带有负载）	P1.4/SMCLK, C _L = 20pF, R _L = 1kΩ ⁽¹⁾⁽²⁾	2.2V	DC		10	MHz
		3V	dc		12	
f _{PortCLK} 时钟输出频率	P2.0/ACLK/CA2, P1.4/SMCLK, C _L = 20pF ⁽²⁾	2.2V	DC		12	MHz
		3V	dc		16	
t _(Xdc) 输出频率的占空比	P5.6/ACLK, C _L = 20pF, LF 模式		30	50	70	%
	P5.6/ACLK, C _L = 20pF, XT1 模式		40	50	60	
	P5.4/MCLK, C _L = 20pF, XT1 模式		40		60	
	P5.4/MCLK, C _L = 20pF, DCO		50% - 15ns		50% + 15ns	
	P1.4/MCLK, C _L = 20pF, XT2 模式		40		60	
	P1.4/SMCLK, C _L = 20 pF, DCO		50% - 15ns		50% + 15 ns	

(1) 一个位于 V_{CC} 和 V_{SS} 之间带有两个 0.5kΩ 电阻的电阻分压器被用作负载。。输出被连接至分压器的中心抽头。

(2) 在额定的翻转频率下，输出电压至少达到 V_{CC} 的 10% 和 90%。

典型特性 - 输出

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

低电平输出电流
与
低电平输出电压
间的关系




图 5.

低电平输出电流
与
低电平输出电压
间的关系




图 6.

高电平输出电流
与
高电平输出电压
间的关系




图 7.

高电平输出电流
与
高电平输出电压
间的关系




图 8.

POR 和欠压复位 (BOR)⁽¹⁾

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
V _{CC} (开始)	请参阅图 9	dV _{CC} /dt ≤ 3V/s		0.7 × V _(B_IT-)		V
V _(B_IT-)	请见 图 9至图 11	dV _{CC} /dt ≤ 3V/s			1.71	V
V _{hys(B_IT-)}	请参阅图 9	dV _{CC} /dt ≤ 3V/s	70	130	210	mV
t _{d(BOR)}	请参阅图 9				2000	μs
t (复位)	RST/NMI 引脚上内部接受复位所需的脉冲长度	2.2V, 3V	2			μs

(1) 欠压模块的流耗已包含在 I_{CC} 流耗数据中。电压电平 V_(B_IT-) + V_{hys(B_IT-)} ≤ 1.8V。




图 9. 加电复位 (POR) 和欠压复位 (BOR) 与电源电压间的关系

典型特性 - POR 和 BOR




图 10. 用于生成一个 POR 或 BOR 信号的具有一个三角形压降的 V_{CC} (压降) 电平






图 11. 用于生成一个 POR 或 BOR 信号的具有一个三角形压降的 V_{CC} (压降) 电平



电压监控器 (SVS)，电源电压监视器 (SVM)

在建议的自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件		最小值	典型值	最大值	单位
t_{SVSR}	$dV_{\text{CC}}/dt > 3 \text{ 0V/ms}$ （请见图 12）		5		150	μs
	$dV_{\text{CC}}/dt \leq 30\text{V/ms}$				2000	
$t_{\text{d(SVSON)}}$	SVSON，从 $\text{VLD} = 0$ 切换至 $\text{VLD} \neq 0$ ， $V_{\text{CC}} = 3\text{V}$			150	300	μs
$t_{\text{稳定}}$	$\text{VLD} \neq 0^{(1)}$				12	μs
$V_{\text{(SVSstart)}}$	$\text{VLD} \neq 0$ ， $V_{\text{CC}}/dt \leq 3\text{V/s}$ （请见图 12）			1.55	1.7	V
$V_{\text{hys(SVS_IT-)}}$	$V_{\text{CC}}/dt \leq 3\text{V/s}$ （请见图 12）	$\text{VLD} = 1$	70	120	155	mV
		$\text{VLD} = 2$ 至 14	$0.004 \times V_{\text{(SVS_IT-)}}$		$0.016 \times V_{\text{(SVS_IT-)}}$	V
	$V_{\text{CC}}/dt \leq 3\text{V/s}$ （请见图 12），施加在 A7 上的外部电压		$\text{VLD} = 15$	4.4	20	mV
$V_{\text{(SVS_IT-)}}$	$V_{\text{CC}}/dt \leq 3\text{V/s}$ （请见图 12 和图 13）	$\text{VLD} = 1$	1.8	1.9	2.05	V
		$\text{VLD} = 2$	1.94	2.1	2.25	
		$\text{VLD} = 3$	2.05	2.2	2.37	
		$\text{VLD} = 4$	2.14	2.3	2.48	
		$\text{VLD} = 5$	2.24	2.4	2.60	
		$\text{VLD} = 6$	2.33	2.5	2.71	
		$\text{VLD} = 7$	2.46	2.65	2.86	
		$\text{VLD} = 8$	2.58	2.8	3	
		$\text{VLD} = 9$	2.69	2.9	3.13	
		$\text{VLD} = 10$	2.83	3.05	3.29	
		$\text{VLD} = 11$	2.94	3.2	3.42	
		$\text{VLD} = 12$	3.11	3.35	3.61 ⁽²⁾	
		$\text{VLD} = 13$	3.24	3.5	3.76 ⁽²⁾	
		$\text{VLD} = 14$	3.43	3.7 ⁽²⁾	3.99 ⁽²⁾	
	$V_{\text{CC}}/d \leq 3\text{V/s}$ （请见图 12 和图 13），施加在 A7 上的外部电压		$\text{VLD} = 15$	1.1	1.2	1.3
$I_{\text{CC(SVS)}}^{(3)}$	$\text{VLD} \neq 0$ ， $V_{\text{CC}} = 2.2\text{V}$ ，3V			10	15	μA

(1) $t_{\text{稳定}}$ 是 $\text{VLD} \neq 0$ 被切换至一个介于 2 至 15 之间的一个不同的 VLD 值之后，比较器输出具有一个稳定电平所需要的稳定时间。过驱假定为 $> 50\text{mV}$ 。

(2) 推荐运行电压范围不高于 3.6V。

(3) SVS 模块的流耗并不包括在 I_{CC} 流耗表中。




图 12. SVS 复位 (SVSR) 与电源电压间的关系




图 13. V_{CC} (最小值) : 矩形电压压降和三角形压降来生成一个 SVS 信号 ($VLD = 1$)

主 DCO 特性

- 由 RSELx 选择的所有范围与 RSELx + 1 重叠: RSELx = 0 与 RSELx = 1 重叠, ... RSELx = 14 与 RSELx = 15 重叠。
- DCO 控制位 DCOx 具有一个由参数 S_{DCO} 规定的步长。
- 调制控制位 MODx 用于选择 32 个 DCOCLK 周期之内 f_{DCO(RSEL, DCO+1)} 的使用频度。频率 f_{DCO(RSEL, DCO)} 用

于剩余的周期。该频率是一个平均值, 等于:

$$f_{\text{average}} = \frac{32 \times f_{\text{DCO(RSEL, DCO)}} \times f_{\text{DCO(RSEL, DCO+1)}}}{\text{MOD} \times f_{\text{DCO(RSEL, DCO)}} + (32 - \text{MOD}) \times f_{\text{DCO(RSEL, DCO+1)}}}$$

DCO 频率

在推荐的电源电压范围及自然通风条件下的工作温度范围内 (除非另有说明)

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
V _{CC} 电源电压	RSELx < 14		1.8		3.6	V
	RSELx = 14		2.2		3.6	
	RSELx = 15		3.0		3.6	
f _{DCO(0, 0)} DCO 频率 (0, 0)	RSELx = 0, DCOx = 0, MODx = 0	2.2V, 3V	0.06		0.14	MHz
f _{DCO(0, 3)} DCO 频率 (0, 3)	RSELx = 0, DCOx = 3, MODx = 0	2.2V, 3V	0.07		0.17	MHz
f _{DCO(1, 3)} DCO 频率 (1, 3)	RSELx = 1, DCOx = 3, MODx = 0	2.2V, 3V	0.10		0.20	MHz
f _{DCO(2, 3)} DCO 频率 (2, 3)	RSELx = 2, DCOx = 3, MODx = 0	2.2V, 3V	0.14		0.28	MHz
f _{DCO(3, 3)} DCO 频率 (3, 3)	RSELx = 3, DCOx = 3, MODx = 0	2.2V, 3V	0.20		0.40	MHz
f _{DCO(4, 3)} DCO 频率 (4, 3)	RSELx = 4, DCOx = 3, MODx = 0	2.2V, 3V	0.28		0.54	MHz
f _{DCO(5, 3)} DCO 频率 (5, 3)	RSELx = 5, DCOx = 3, MODx = 0	2.2V, 3V	0.39		0.77	MHz
f _{DCO(6, 3)} DCO 频率 (6, 3)	RSELx = 6, DCOx = 3, MODx = 0	2.2V, 3V	0.54		1.06	MHz
f _{DCO(7, 3)} DCO 频率 (7, 3)	RSELx = 7, DCOx = 3, MODx = 0	2.2V, 3V	0.80		1.50	MHz
f _{DCO(8, 3)} DCO 频率 (8, 3)	RSELx = 8, DCOx = 3, MODx = 0	2.2V, 3V	1.10		2.10	MHz
f _{DCO(9, 3)} DCO 频率 (9, 3)	RSELx = 9, DCOx = 3, MODx = 0	2.2V, 3V	1.60		3.00	MHz
f _{DCO(10, 3)} DCO 频率 (10, 3)	RSELx = 10, DCOx = 3, MODx = 0	2.2V, 3V	2.50		4.30	MHz
f _{DCO(11, 3)} DCO 频率 (11, 3)	RSELx = 11, DCOx = 3, MODx = 0	2.2V, 3V	3.00		5.50	MHz
f _{DCO(12, 3)} DCO 频率 (12, 3)	RSELx = 12, DCOx = 3, MODx = 0	2.2V, 3V	4.30		7.30	MHz
f _{DCO(13, 3)} DCO 频率 (13, 3)	RSELx = 13, DCOx = 3, MODx = 0	2.2V, 3V	6.00		9.60	MHz
f _{DCO(14, 3)} DCO 频率 (14, 3)	RSELx = 14, DCOx = 3, MODx = 0	2.2V, 3V	8.60		13.9	MHz
f _{DCO(15, 3)} DCO 频率 (15, 3)	RSELx = 15, DCOx = 3, MODx = 0	3V	12.0		18.5	MHz
f _{DCO(15, 7)} DCO 频率 (15, 7)	RSELx = 15, DCOx = 7, MODx = 0	3V	16.0		26.0	MHz
S _{RSEL} 频率阶跃在 RSEL 和 RSEL+1 之间	S _{RSEL} = f _{DCO(RSEL+1, DCO)} /f _{DCO(RSEL, DCO)}	2.2V, 3V			1.55	比率
S _{DCO} 抽头 DCO 与 DCO+1 之间的频率阶跃	S _{DCO} = f _{DCO(RSEL, DCO+1)} /f _{DCO(RSEL, DCO)}	2.2V, 3V	1.05	1.08	1.12	比率
占空比	在 P1.4/SMCLK 上测得	2.2V, 3V	40	50	60	%

经校准的 DCO 频率 - 校准时的容差

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	T _A	V _{CC}	最小值	典型值	最大值	单位
校准时的频率容差		25°C	3V	-1	±0.2	+1	%
f _{CAL(1MHz)} 1MHz 校准值	BCSCTL1 = CALBC1_1MHZ, DCOCTL = CALDCO_1MHZ, 选通时间: 5ms	25°C	3V	0.990	1	1.010	MHz
f _{CAL(8MHz)} 8MHz 校准值	BCSCTL1 = CALBC1_8MHZ, DCOCTL = CALDCO_8MHZ, 选通时间: 5ms	25°C	3V	7.920	8	8.080	MHz
f _{CAL(12MHz)} 12MHz 校准值	BCSCTL1 = CALBC1_12MHZ, DCOCTL = CALDCO_12MHZ, 选通时间: 5ms	25°C	3V	11.88	12	12.12	MHz
f _{CAL(16MHz)} 16MHz 校准值	BCSCTL1 = CALBC1_16MHZ, DCOCTL = CALDCO_16MHZ, 选通时间: 2ms	25°C	3V	15.84	16	16.16	MHz

经校准的 DCO 频率 - 在 0°C 至 85°C 温度范围内的容差

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	T _A	V _{CC}	最小值	典型值	最大值	单位
在整个温度范围内 1MHz 容差		0°C 至 85°C	3V	-2.5	±0.5	+2.5	%
在整个温度范围内 8MHz 容差		0°C 至 85°C	3V	-2.5	±1.0	+2.5	%
在整个温度范围内 12MHz 容差		0°C 至 85°C	3V	-2.5	±1.0	+2.5	%
在整个温度范围内 16MHz 容差		0°C 至 85°C	3V	-3	±2.0	+3	%
f _{CAL(1MHz)} 1MHz 校准值	BCSCTL1 = CALBC1_1MHZ, DCOCTL = CALDCO_1MHZ, 选通时间: 5ms	0°C 至 85°C	2.2V	0.970	1	1.030	MHz
			3V	0.975	1	1.025	
			3.6V	0.970	1	1.030	
f _{CAL(8MHz)} 8MHz 校准值	BCSCTL1 = CALBC1_8MHZ, DCOCTL = CALDCO_8MHZ, 选通时间: 5ms	0°C 至 85°C	2.2V	7.760	8	8.40	MHz
			3V	7.800	8	8.20	
			3.6V	7.600	8	8.24	
f _{CAL(12MHz)} 12MHz 校准值	BCSCTL1 = CALBC1_12MHZ, DCOCTL = CALDCO_12MHZ, 选通时间: 5ms	0°C 至 85°C	2.2V	11.64	12	12.36	MHz
			3V	11.64	12	12.36	
			3.6V	11.64	12	12.36	
f _{CAL(16MHz)} 16MHz 校准值	BCSCTL1 = CALBC1_16MHZ, DCOCTL = CALDCO_16MHZ, 选通时间: 2ms	0°C 至 85°C	3V	15.52	16	16.48	MHz
			3.6V	15.00	16	16.48	

经校准的 DCO 频率 - 电源电压 V_{CC} 范围内的容差

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	T_A	V_{CC}	最小值	典型值	最大值	单位
在 V_{CC} 电压下的 1MHz 容差		25°C	1.8V 至 3.6V	-3	±2	+3	%
在 V_{CC} 电压下 8MHz 容差		25°C	1.8V 至 3.6V	-3	±2	+3	%
在 V_{CC} 电压下 12MHz 容差		25°C	2.2V 至 3.6V	-3	±2	+3	%
在 V_{CC} 电压下 16MHz 容差		25°C	3V 至 3.6V	-6	±2	+3	%
$f_{CAL(1MHz)}$ 1MHz 校准值	BCSCTL1 = CALBC1_1MHZ, DCOCTL = CALDCO_1MHZ, 选通时间: 5ms	25°C	1.8V 至 3.6V	0.97	1	1.03	MHz
$f_{CAL(8MHz)}$ 8MHz 校准值	BCSCTL1 = CALBC1_8MHZ, DCOCTL = CALDCO_8MHZ, 选通时间: 5ms	25°C	1.8V 至 3.6V	7.76	8	8.24	MHz
$f_{CAL(12MHz)}$ 12MHz 校准值	BCSCTL1 = CALBC1_12MHZ, DCOCTL = CALDCO_12MHZ, 选通时间: 5ms	25°C	2.2V 至 3.6V	11.64	12	12.36	MHz
$f_{CAL(16MHz)}$ 16MHz 校准值	BCSCTL1 = CALBC1_16MHZ, DCOCTL = CALDCO_16MHZ, 选通时间: 2ms	25°C	3V 至 3.6V	15	16	16.48	MHz

经校准的 DCO 频率 - 总体容差

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	T_A	V_{CC}	最小值	典型值	最大值	单位
1MHz 总体容差		-40°C 至 105°C	1.8V 至 3.6V	-5	±2	+5	%
8MHz 总体容差		-40°C 至 105°C	1.8V 至 3.6V	-5	±2	+5	%
12MHz 总体容差		-40°C 至 105°C	2.2V 至 3.6V	-5	±2	+5	%
16MHz 总体容差		-40°C 至 105°C	3V 至 3.6V	-6	±3	+6	%
$f_{CAL(1MHz)}$ 1MHz 校准值	BCSCTL1 = CALBC1_1MHZ, DCOCTL = CALDCO_1MHZ, 选通时间: 5ms	-40°C 至 105°C	1.8V 至 3.6V	0.95	1	1.05	MHz
$f_{CAL(8MHz)}$ 8MHz 校准值	BCSCTL1 = CALBC1_8MHZ, DCOCTL = CALDCO_8MHZ, 选通时间: 5ms	-40°C 至 105°C	1.8V 至 3.6V	7.6	8	8.4	MHz
$f_{CAL(12MHz)}$ 12MHz 校准值	BCSCTL1 = CALBC1_12MHZ, DCOCTL = CALDCO_12MHZ, 选通时间: 5ms	-40°C 至 105°C	2.2V 至 3.6V	11.4	12	12.6	MHz
$f_{CAL(16MHz)}$ 16MHz 校准值	BCSCTL1 = CALBC1_16MHZ, DCOCTL = CALDCO_16MHZ, 选通时间: 2ms	-40°C 至 105°C	3V 至 3.6V	15	16	17	MHz

典型特征 - 经校准的 DCO 频率

经校准的 1MHz 频率
与
电源电压
间的关系




图 14.

经校准的 8MHz 频率
与
电源电压
间的关系




图 15.

经校准的 12MHz 频率
与
电源电压
间的关系




图 16.

经校准的 16MHz 频率
与
电源电压
间的关系




图 17.

从低功耗模式 (LPM3, 4) 唤醒

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
t _{DCO} , LPM3/4 从 LPM3 或 LPM4 的 DCO 时钟唤醒时间 ⁽¹⁾	BCSCTL1 = CALBC1_1MHZ, DCOCTL = CALDCO_1MHZ	2.2V, 3V			2	μs
	BCSCTL1 = CALBC1_8MHZ, DCOCTL = CALDCO_8MHZ				1.5	
	BCSCTL1 = CALBC1_12MHZ, DCOCTL = CALDCO_12MHZ				1	
	BCSCTL1 = CALBC1_16MHZ, DCOCTL = CALDCO_16MHZ	3V			1	
t _{CPU} , LPM3/4 从 LPM3 或 LPM4 的 CPU 唤醒时间 ⁽²⁾				1/f _{MCLK} + t _{时钟} , LPM3/4		

- (1) DCO 时钟唤醒时间的测量范围从一个外部唤醒信号（例如：端口中断）的边沿到一个时钟引脚（MCLK 或 SMCLK）上的可从外部观察到的第一个时钟边沿。
- (2) 参数只有在 DCOCLK 用于 MCLK 时才适用。

典型特性 - 从 LPM3 或 LPM4 的 DCO 时钟唤醒时间




图 18.

带有外部电阻器 R_{OSC} 的 DCO

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V_{CC}	典型值	单位
$f_{DCO, R_{OSC}}$ 带有 R_{OSC} 的 DCO 输出频率	DCOR = 1, RSELx = 4, DCOx = 3, MODx = 0, $T_A = 25^\circ\text{C}$	2.2V	1.8	MHz
		3V	1.95	
D_T 温度漂移	DCOR = 1, RSELx = 4, DCOx = 3, MODx = 0	2.2V, 3V	± 0.1	%/ $^\circ\text{C}$
D_V V_{CC} 的漂移	DCOR = 1, RSELx = 4, DCOx = 3, MODx = 0	2.2V, 3V	10	%/V

(1) $R_{OSC} = 100\text{k}\Omega$. 金属膜电阻器, 类型 0257, 额定功率 0.6W 容差 1% 并且 $T_K = \pm 50 \text{ ppm}/^\circ\text{C}$.

典型特性 - 带有外部电阻器 R_{OSC} 的 DCO




图 19.




图 20.




图 21.




图 22.

晶体振荡器 LFXT1, 低频模式⁽¹⁾

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V _{CC}	最小值	典型值	最大值	单位
f _{LFXT1, LF}	LFXT1 振荡器晶振频率, LF 模式 0, 1	XTS = 0, LFXT1Sx = 0 或 1	1.8V 至 3.6V	32768			Hz
f _{LFXT1, LF, 逻辑}	LFXT1 振荡器逻辑电平方波输入频率, LF 模式	XTS = 0, LFXT1Sx = 3, XCAPx = 0	1.8V 至 3.6V	10000	32768	50000	Hz
OA _{LF}	LF 晶体的振荡裕度	XTS = 0, LFXT1Sx = 0, f _{LFXT1, LF} = 32768Hz, C _{L, eff} = 6pF		500			kΩ
		XTS = 0, LFXT1Sx = 0, f _{LFXT1, LF} = 32768Hz, C _{L, eff} = 12pF		200			
C _{L, eff}	集成型有效负载电容, LF 模式 ⁽²⁾	XTS = 0, XCAPx = 0		1			pF
		XTS = 0, XCAPx = 1		5.5			
		XTS = 0, XCAPx = 2		8.5			
		XTS = 0, XCAPx = 3		11			
占空比, LF 模式		XTS = 0, 在 P2.0/ACLK, f _{LFXT1, LF} = 32768Hz 上测量	2.2V, 3V	30	50	70	%
f _{故障, LF}	振荡器故障频率, LF 模式 ⁽³⁾	XTS = 0, LFXT1Sx = 3, XCAPx = 0 ⁽⁴⁾	2.2V, 3V	10	10000		Hz

(1) 如欲改善 XT1 振荡器上的电磁干扰 (EMI), 则应遵守下面的指南。

- 应使器件与晶体之间的走线尽可能地短。
- 在振荡器引脚的周围设计一个良好的接地平面。
- 防止来自其它时钟或数据线路的串扰进入振荡器引脚 XIN 和 XOUT。
- 应避免在 XIN 和 XOUT 引脚的下方或附近布设 PCB 走线。
- 采用旨在消除振荡器 XIN 和 XOUT 引脚上的任何寄生负载的组装材料和惯例。
- 如果采用的是敷形涂覆, 则应确保其不会在振荡器引脚之间引起电容或电阻泄漏电流。
- 如其它文档显示的那样, 为了支持串行编程适配器, 不要将 XOUT 线路路由至 JTAG 头。串行编程适配器不再需要该信号。

(2) 包括寄生键合及封装电容（每引脚约 2pF）。

由于 PCB 会增加额外的电容, 因此建议通过测量 ACLK 频率来验证正确的负载。为了完成正确的设置, 有效负载电容应始终与所用晶振技术规格相匹配。

(3) 低于 MIN 技术规格值的频率设定故障标志。高于 MAX 技术规格值的频率并不设定故障标志。位于 MAX 与 MIN 技术规格值之间的频率可以设定标志。

(4) 采用逻辑电平输入频率来测量, 但也适合于采用晶振的操作。

内部超低功耗低频振荡器 (VLO)

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	T _A	V _{CC}	最小值	典型值	最大值	单位
f _{VLO}	-40°C 至 85°C	2.2V, 3V	4	12	20	kHz
	105°C				22	
df _{VLO} /dT	VLO 频率温度漂移 ⁽¹⁾	2.2V, 3V		0.5		%/°C
df _{VLO} /dV _{CC}	VLO 频率电源电压漂移 ⁽²⁾	1.8V 至 3.6V		4		%/V

(1) 使用方箱法进行计算:

$$I: (\text{MAX}(-40 \text{ 至 } 85^\circ\text{C}) - \text{MIN}(-40 \text{ 至 } 85^\circ\text{C})) / \text{MIN}(-40 \text{ 至 } 85^\circ\text{C}) / (85^\circ\text{C} - (-40^\circ\text{C}))$$

$$T: (\text{MAX}(-40 \text{ 至 } 105^\circ\text{C}) - \text{MIN}(-40 \text{ 至 } 105^\circ\text{C})) / \text{MIN}(-40 \text{ 至 } 105^\circ\text{C}) / (105^\circ\text{C} - (-40^\circ\text{C}))$$

(2) 采用方箱法进行计算: $(\text{MAX}(1.8 \text{ 至 } 3.6\text{V}) - \text{MIN}(1.8 \text{ 至 } 3.6\text{V})) / \text{MIN}(1.8 \text{ 至 } 3.6\text{V}) / (3.6\text{V} - 1.8\text{V})$

晶体振荡器 LFXT1，高频模式⁽¹⁾

参 数		测 试 条 件	V _{CC}	最小值	典型值	最大值	单 位
f _{LFXT1, HF0}	LFXT1 振荡器晶振频率, LF 模式 0	XTS = 1, LFXT1Sx = 0, XCAPx = 0	1.8V 至 3.6V	0.4		1	MHz
f _{LFXT1, HF1}	LFXT1 振荡器晶振频率, LF 模式 1	XTS = 1, LFXT1Sx = 1, XCAPx = 0	1.8V 至 3.6V	1		4	MHz
f _{LFXT1, HF2}	LFXT1 振荡器晶振频率, LF 模式 2	XTS = 1, LFXT1Sx = 2, XCAPx = 0	1.8V 至 3.6V	2		10	MHz
			2.2V 至 3.6V	2		12	
			3V 至 3.6V	2		16	
f _{LFXT1, HF, 逻辑}	LFXT1 振荡器逻辑电平方波输入频率, HF 模式	XTS = 1, LFXT1Sx = 3, XCAPx = 0	1.8V 至 3.6V	0.4		10	MHz
			2.2V 至 3.6V	0.4		12	
			3V 至 3.6V	0.4		16	
OA _{HF}	HF 晶振的振荡裕度（请见图 23 和图 24）	XTS = 1, XCAPx = 0, LFXT1Sx = 0, f _{LFXT1, HF} = 1MHz, C _{L, eff} = 15pF		2700			Ω
		XTS = 1, XCAPx = 0, LFXT1Sx = 1, f _{LFXT1, HF} = 4MHz, C _{L, eff} = 15pF		800			
		XTS = 1, XCAPx = 0, LFXT1Sx = 2, f _{LFXT1, HF} = 16MHz, C _{L, eff} = 15pF		300			
C _{L, eff}	集成型有效负载电容, HF 模式 ⁽²⁾	XTS = 1, XCAPx = 0 ⁽³⁾		1			pF
	占空比, HF 模式	XTS = 1, XCAPx = 0, 在 P2.0/ACLK 上测量, f _{LFXT1, HF} = 10MHz	2.2V, 3V	40	50	60	%
		XTS = 1, XCAPx = 0, 在 P2.0/ACLK 上测量, f _{LFXT1, HF} = 16MHz		40	50	60	
f _{故障, HF}	振荡器故障频率 ⁽⁴⁾	XTS = 1, LFXT1Sx = 3, XCAPx = 0 ⁽⁵⁾	2.2V, 3V	30		300	kHz

(1) 如欲改善 XT2 振荡器上的 EMI，则应遵守下面的指导原则：

- 应使器件与晶体之间的走线尽可能地短。
- 在振荡器引脚的周围设计一个良好的接地平面。
- 防止来自其它时钟或数据线路的串扰进入振荡器引脚 XIN 和 XOUT。
- 应避免在 XIN 和 XOUT 引脚的下方或附近布设 PCB 走线。
- 采用旨在消除振荡器 XIN 和 XOUT 引脚上的任何寄生负载的组装材料和惯例。
- 如果采用的是敷形涂覆，则应确保其不会在振荡器引脚之间引起电容或电阻泄漏电流。
- 如其它文档显示的那样，为了支持串行编程适配器，不要将 XOUT 线路路由至 JTAG 头。串行编程适配器不再需要该信号。

(2) 包括寄生键合及封装电容（每引脚约 2pF）。由于 PCB 会增加额外的电容，因此建议通过测量 ACLK 频率来验证正确的负载。为了完成正确的设置，有效负载电容应始终与所用晶体的规格相匹配。

(3) 在两个端子上都要求外部电阻器。值由晶振制造商指定。

(4) 低于 MIN（最小值）技术规格设定故障标志，高于 MAX（最大值）技术规格不设定故障标志，而介于二者之间的频率有可能设定标志。

(5) 采用逻辑电平输入频率来测量，但也适合于采用晶振的操作。

典型特性 - 处于 HF 模式的 LFXT1 振荡器 (XTS = 1)




图 23.




图 24.

晶体振荡器 XT2⁽¹⁾

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
f _{XT2} XT2 振荡器晶振频率, 模式 0	XT2Sx = 0	1.8V 至 3.6V	0.4		1	MHz
f _{XT2} XT2 振荡器晶振频率, 模式 1	XT2Sx = 1	1.8V 至 3.6V	1		4	MHz
f _{XT2} XT2 振荡器晶振频率, 模式 2	XT2Sx = 2	1.8V 至 2.2V	2		10	MHz
		2.2V 至 3.6V	2		12	
		3V 至 3.6V	2		16	
f _{XT2} XT2 振荡器逻辑电平方波输入频率	XT2Sx = 3	1.8V 至 2.2V	0.4		10	MHz
		2.2V 至 3.6V	0.4		12	
		3V 至 3.6V	0.4		16	
OA 振荡裕度 (请见图 25 和图 26)	XT2Sx = 0, f _{XT2} = 1MHz, C _{L, eff} = 15pF			2700		Ω
	XT2Sx = 1, f _{XT2} = 4MHz, C _{L, eff} = 15pF			800		
	XT2Sx = 2, f _{XT2} = 16MHz, C _{L, eff} = 15pF			300		
C _{L, eff} 集成有效负载电容, LF 模式 ⁽²⁾	请参阅 ⁽³⁾			1		pF
占空比	在 P1.4/SMCLK, f _{XT2} = 10MHz 上测量	2.2V, 3V	40	50	60	%
	在 P1.4/SMCLK, f _{XT2} = 16MHz 上测量		40	50	60	
f _{故障} 振荡器故障频率, LF 模式 ⁽⁴⁾	XT2Sx = 3 ⁽⁵⁾	2.2V, 3V	30		300	kHz

- (1) 如欲改善 XT2 振荡器上的 EMI, 则应遵守下面的指导原则:
 - (a) 应使器件与晶体之间的走线尽可能地短。
 - (b) 在振荡器引脚的周围设计一个良好的接地平面。
 - (c) 防止来自其它时钟或数据线的串扰进入振荡器引脚 XT2IN 和 XT2OUT。
 - (d) 应避免在 XT2IN 和 XT2OUT 引脚的下方或附近布设 PCB 走线。
 - (e) 采用旨在消除振荡器 XT2IN 和 XT2OUT 引脚上的任何寄生负载的组装材料和惯例。
 - (f) 如果采用的是敷形涂覆, 则应确保其不会在振荡器引脚之间引起电容或电阻泄漏电流。
- (2) 包括寄生键合及封装电容 (每引脚约 2pF)。由于 PCB 会增加额外的电容, 因此建议通过测量 ACLK 频率来验证正确的负载。为了完成正确的设置, 有效负载电容应始终与所用晶体的规格相匹配。
- (3) 在两个端子上都要求外部电阻器。值由晶振制造商指定。
- (4) 低于 MIN (最小值) 技术规格设定故障标志, 高于 MAX (最大值) 技术规格不设定故障标志, 而介于二者之间的频率有可能设定标志。
- (5) 采用逻辑电平方波输入频率来测量, 但也适合于采用晶振的操作。

典型特性 - XT2 振荡器




图 25.




图 26.

Timer_A

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
f _{TA} Timer_A 时钟频率	内部: SMCLK, ACLK 外部: TACLK, INCLK 占空比 = 50%±10%	2.2V			10	MHz
		3V			16	
t _{TA, cap} Timer_A 捕获时序	TA0, TA1, TA2	2.2V, 3V	20			ns

Timer_B

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
f _{TB} Timer_B 时钟频率	内部: SMCLK, ACLK 外部: TACLK, INCLK 占空比 = 50% ± 10%	2.2V			10	MHz
		3V			16	
t _{TB, cap} Timer_A 捕获时序	TB0, TB1, TB2	2.2V, 3V	20			ns

USCI (UART 模式)

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数	条件	V _{CC}	最小值	典型值	最大值	单位
f _{USCI} USCI 输入时钟频率	内部: SMCLK, ACLK 外部: UCLK 占空比 = 50%±10%				f _{系统}	MHz
f _{BITCLK} BITCLK 时钟频率 (等于以 MBaud 为单位的波特率) ⁽¹⁾		2.2V, 3V			1	MHz
t _r UART 接收去毛刺脉冲时间 ⁽²⁾		2.2V	50	150	600	ns
		3V	50	100	600	

(1) 对于 1MHz 以上的波特率, 在 LPM3 或 LPM4 中必须考虑 DCO 唤醒时间。

(2) 对 UART 接收输入端 (UCxRx) 上持续时间比 UART 接收去毛刺脉冲时间短的脉冲进行了抑制。

USCI (SPI 主控模式)⁽¹⁾

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

(请见图 27 和图 28)

参数	测试条件	V _{CC}	最小值	最大值	单位
f _{USCI} USCI 输入时钟频率	SMCLK, ACLK 占空比 = 50% ± 10%			f _{系统}	MHz
t _{SU, MI} 从器件输出, 主器件输入 (SOMI) 输入数据建立时间		2.2V	110		ns
		3V	75		
t _{HD, MI} SOMI 输入数据保持时间		2.2V	0		ns
		3V	0		
t _{VALID, MO} 从器件输入, 主器件输出 (SIMO) 输出数据有效时间	UCLK 边沿至 SIMO 有效, C _L = 20pF	2.2V		30	ns
		3V		20	

(1) $t_{LO/Hi} \geq \text{最大值}(t_{\text{VALID, MO(USCI)}} + t_{\text{SU, SI(从器件)}}, t_{\text{SU, MI(USCI)}} + t_{\text{有效, SO(从器件)}})$ 时, $f_{\text{UCXCLK}} = 1/2t_{\text{LO/Hi}}$ 。
对于受控器参数 $t_{\text{SU, SI(从器件)}}$ 和 $t_{\text{VALID, SO(从器件)}}$, 请查看所连接的从器件的 SPI 参数。

USCI (SPI 从模式)⁽¹⁾

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

(请见图 29 和图 30)

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
t _{STE, LEAD} STE 建立时间, STE 低电平至时钟的时间		2.2V, 3V		50		ns
t _{STE, LAG} STE 滞后时间, 最后一个时钟至 STE 高电平的时间		2.2V, 3V	10			ns
t _{STE, ACC} STE 访问时间, STE 低电平至 SOMI 数据输出的时间		2.2V, 3V		50		ns
t _{STE, DIS} STE 禁用时间, STE 高电平至 SOMI 高阻抗的时间		2.2V, 3V		50		ns
t _{SU, SI} SIMO 输入数据建立时间		2.2V	20			ns
		3V	15			
t _{HD, SI} SIMO 输入数据保持时间		2.2V	10			ns
		3V	10			
t _{VALID, SO} SOMI 输出数据有效时间	UCLK 边沿至 SOMI 有效, C _L = 20pF	2.2V		75	110	ns
		3V		50	75	

(1) $t_{\text{LO/Hi}} \geq \text{最大值}(t_{\text{VALID, MO(主器件)}} + t_{\text{SU, SI(USCI)}}, t_{\text{SU, MI(主器件)}} + t_{\text{有效, SO(USCI)}})$ 时, $f_{\text{UCXCLK}} = 1/2t_{\text{LO/Hi}}$ 。
对于主器件参数 $t_{\text{SU, MI(主器件)}}$ 和 $t_{\text{VALID, MO(主器件)}}$, 请查阅所连接的从器件的 SPI 参数。




图 27. SPI 主控模式, CKPH = 0




图 28. SPI 主控模式, CKPH = 1




图 29. SPI 受控模式, CKPH = 0




图 30. SPI 受控模式, CKPH = 1

USCI (I²C 模式)

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）（请见图 31）

参数		测试条件	V _{CC}	最小值	典型值	最大值	单位
f _{USCI}	USCI 输入时钟频率	内部: SMCLK, ACLK 外部: UCLK 占空比 = 50% ± 10%				f _{系统}	MHz
f _{SCL}	SCL 时钟频率		2.2V, 3V	0		400	kHz
t _{HD, STA}	保持时间（重复）启动	f _{SCL} ≤ 100kHz	2.2V, 3V	4			μs
		f _{SCL} > 100kHz		0.6			
t _{SU, STA}	一个针对重复启动的建立时间	f _{SCL} ≤ 100kHz	2.2V, 3V	4.7			μs
		f _{SCL} > 100kHz		0.6			
t _{HD, DAT}	数据保持时间		2.2V, 3V	0			ns
t _{SU, DAT}	数据建立时间		2.2V, 3V	250			ns
t _{SU, STO}	停止的建立时间		2.2V, 3V	4			μs
t _{SP}	由输入滤波器进行抑制的尖峰的脉冲持续时间		2.2V	50	150	600	ns
			3V	50	100	600	




图 31. I²C 模式时序

Comparator_A+⁽¹⁾

在推荐的自然通风条件下的工作温度范围（除非另外注明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
I _(DD)	CAON = 1, CARSEL = 0, CAREF = 0	2.2V		25	40	μA
		3V		45	60	
I _(Refladder/RefDiode)	CAON = 1, CARSEL = 0, CAREF = 1/2/3, 在 P2.3/CA0/TA1 和 P2.4/CA1/TA2 上无负载	2.2V		30	50	μA
		3V		45	71	
V _{IC} 共模输入电压范围	CAON = 1	2.2V, 3V	0		V _{CC} - 1	V
V _(Ref025) (0.25V _{CC} 节点上的电压) / V _{CC}	PCA0 = 1, CARSEL = 1, CAREF = 1, 在 P2.3/CA0/TA1 和 P2.4/CA1/TA2 上无负载	2.2V, 3V	0.23	0.24	0.25	
V _(Ref050) (0.5V _{CC} 节点上的电压) / V _{CC}	PCA0 = 1, CARSEL = 1, CAREF = 2, 在 P2.3/CA0/TA1 和 P2.4/CA1/TA2 上无负载	2.2V, 3V	0.47	0.48	0.5	
V _(RefVT) 见图 35 和图 36	PCA0 = 1, CARSEL = 1, CAREF = 3, 在 P2.3/CA0/TA1 和 P2.4/CA1/TA2 上无负载, T _A = 85°C	2.2V	390	480	540	mV
		3V	400	490	550	
V _(偏移) 偏移电压 ⁽²⁾		2.2V, 3V	-30		30	mV
V _{hys} 输入滞后	CAON = 1	2.2V, 3V	0	0.7	1.4	mV
t _(响应) 响应时间, 低电平到高电平和 高电平到低电平的时间 ⁽³⁾ (请见图 32 和图 33)	T _A = 25°C, 过驱动电压 10mV, 无滤波器: CAF = 0	2.2V	80	165	300	ns
		3V	70	120	240	
	T _A = 25°C, 过驱动电压 10mV, 采用滤波器: CAF = 1	2.2V	1.4	1.9	2.8	μs
		3V	0.9	1.5	2.2	

(1) Comparator_A+ 端子的泄漏电流与 I_{lkg(Px,y)} 技术规格一致。

(2) 输入偏移电压可在连续测量时通过采用 CAEX 位使 Comparator_A+ 输入倒相来加以消除。然后将两次连续测量的结果相加。

(3) 在一个输入电压阶跃和 Comparator_A+ 已经启用 (CAON = 1) 时, 响应时间在 P2.2/CAOUT/TA0/CA4 上测量。如果 CAON 同时设定, 一个高达 300ns 的建立时间将被增加到响应时间内。




图 32. Comparator_A+ 模块方框图




图 33. 过驱的定义




图 34. Comparator_A+ 短路电阻测试条件

典型特性, Comparator_A+




图 35.




图 36.




图 37.

12 位 ADC 电源及输入范围条件⁽¹⁾

在推荐的自然通风条件下的工作温度范围（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
AV _{CC} 模拟电源电压	AV _{CC} 和 DV _{CC} 被连接在一起， AV _{SS} 和 DV _{SS} 被接在一起， V _(AVSS) = V _(DVSS) = 0V		2.2		3.6	V
V _(P6.x/Ax) 模拟输入电压范围 ⁽²⁾	P6.0/A0 至 P6.7/A7 的所有端子，在 ADC12MCTLx 寄存器中选出的模拟输入， P6Sel.x = 1, 0 ≤ x ≤ 7, V _(AVSS) ≤ V _{P6.x/Ax} ≤ V _(AVCC)		0		V _{AVCC}	V
I _{ADC12} 进入 AV _{CC} 端子 ⁽³⁾ 的运行 电源电流	f _{ADC12CLK} = 5MHz, ADC12ON = 1, REFON = 0, SHT0 = 0, SHT1 = 0, ADC12DIV = 0	2.2V		0.65	0.8	mA
		3V		0.8	1	
I _{REF+} 进入 AV _{CC} 端子 ⁽⁴⁾ 的运行 电源电流	f _{ADC12CLK} = 5MHz, ADC12ON = 0, REFON = 1, REF2_5V = 1 f _{ADC12CLK} = 5MHz, ADC12ON = 0, REFON = 1, REF2_5V = 0	3V		0.5	0.7	mA
		2.2V		0.5	0.7	
		3V		0.5	0.7	mA
C _I 输入电容 ⁽⁵⁾	一次只能选择一个端子，P6.x/Ax	2.2V			40	pF
R _I 输入 MUX 导通电阻 ⁽⁵⁾	0V ≤ V _{Ax} ≤ V _{AVCC}	3V			2000	Ω

(1) 在泄漏电流表中，泄漏电流采用 Px.y/Ax 参数来定义。

(2) 模拟输入电压范围必须位于所选择的基准电压范围 V_{R+} 至 V_{R-} 之内，以获得有效的转换结果。

(3) 内部基准电源电流不包含在流耗参数 I_{ADC12} 之中。

(4) 内部基准电流通过 V_{CC} 端子来提供。流耗与 ADC12ON 控制位无关，除非转换是有源的。REFON 位使得内置基准能够在启动一个 A/D 转换之前实现稳定。

(5) 未经生产测试，经设计验证的限值。

12 位 ADC 外部基准⁽¹⁾

在推荐的自然通风条件下的工作温度范围（除非另有说明）

参数	测试条件	V _{CC}	最小值	最大值	单位
V _{eREF+} 正外部基准电压输入	V _{eREF+} > V _{REF-/V_{eREF-}} ⁽²⁾		1.4	V _{AVCC}	V
V _{REF-/V_{eREF-}} 负外部基准电压输入	V _{eREF+} > V _{REF-/V_{eREF-}} ⁽³⁾		0	1.2	V
(V _{eREF+} - V _{REF-/V_{eREF-}}) 差分外部基准电压输入	V _{eREF+} > V _{REF-/V_{eREF-}} ⁽⁴⁾		1.4	V _{AVCC}	V
I _{VeREF+} 静态泄漏电流	0V ≤ V _{eREF+} ≤ V _{AVCC}	2.2V, 3V		±1	μA
I _{VREF-/VeREF-} 静态泄漏电流	0V ≤ V _{eREF-} ≤ V _{AVCC}	2.2V, 3V		±1	μA

(1) 在转换期间采用外部基准，以对电容阵列进行充电和放电。在转换期间，输入电容，即 C_I，也是外部基准的动态负载。基准电源的动态阻抗应遵照有关模拟源阻抗的建议，以使充电稳定至 12 位准确度。

(2) 准确度限定了最小的正外部基准电压。对于较低的准确度要求，可以采用较低的基准电压电平。

(3) 准确度限定了最大的负外部基准电压。对于较低的准确度要求，可以采用较高的基准电压电平。

(4) 准确度限定了最小外部差分基准电压。对于较低的准确度要求，可以采用较低的差分基准电压电平。

12 位 ADC 内置基准

在推荐的自然通风条件下的工作温度范围（除非另有说明）

参数	测试条件	T _A	V _{CC}	最小值	标称值	最大值	单位
V _{REF+} 正内置基准电压输出	对于 2.5V REF2_5V = 1, I _{VREF+} 最大值 ≤ I _{VREF+} ≤ I _{VREF+} 最小值	-40°C 至 85°C	3V	2.4	2.5	2.6	V
		105°C		2.37	2.5	2.64	
	对于 1.5V REF2_5V = 0, I _{VREF+} 最大值 ≤ I _{VREF+} ≤ I _{VREF+} 最小值	-40°C 至 85°C	2.2V, 3V	1.44	1.5	1.56	
		105°C		1.42	1.5	1.57	
AV _{CC} (最小值) AV _{CC} 最小电压, 正内置基准有效	REF2_5V = 0, I _{VREF+} 最大值 ≤ I _{VREF+} ≤ I _{VREF+} 最小值			2.2			V
	REF2_5V = 1, -0.5mA ≤ I _{VREF+} ≤ I _{VREF+} 最小值			2.8			
	REF2_5V = 1, -1mA ≤ I _{VREF+} ≤ I _{VREF+} 最小值			2.9			
I _{VREF+} V _{REF+} 端子的负载电流输出			2.2V	0.01		-0.5	mA
			3V	0.01		-1	
I _{L(VREF+)} 负载电流调节, V _{REF+} 端子 ⁽¹⁾	I _{VREF+} = 500μA ± 100μA, 模拟输入电压 ≈ 0.75V, REF2_5V = 0		2.2V			±2	LSB
			3V			±2	
	I _{VREF+} = 500μA ± 100μA, 模拟输入电压 ≈ 1.25V, REF2_5V = 1		3V			±2	LSB
I _{DL(VREF+)} 负载电流调节, V _{REF+} 端子 ⁽²⁾	I _{VREF+} = 100μA → 900μA, C _{VREF+} = 5μF, ax ≈ 0.5 × V _{REF+} , 转换结果误差 ≤ 1 LSB		3V			20	ns
C _{VREF+} 引脚 V _{REF+} 上的电容值 ⁽³⁾	REFON = 1, 0mA ≤ I _{VREF+} ≤ I _{VREF+} 最大值		2.2V, 3V	5	10		μF
T _{REF+} 内置基准的温度系数 ⁽²⁾	I _{VREF+} 在 0mA ≤ I _{VREF+} ≤ 1mA 范围内保持恒定		2.2V, 3V			±100	ppm/°C
t _{REFON} 内部基准电压的稳定时间 (请见 图 38) ⁽⁴⁾⁽²⁾	I _{VREF+} = 0.5mA, C _{VREF+} = 10μF, V _{REF+} = 1.5V, V _{AVCC} = 2.2V		2.2V			17	ms

(1) 未经生产测试, 限值已限定。

(2) 未经生产测试, 限值由设计验证。

(3) 内部缓冲运算放大器和准确技术规格要求一个外部电容器。所有 INL 和 DNL 测试在引脚 V_{REF+} 和 AV_{SS} 以及 V_{REF}/V_{eREF} 和 AV_{SS} 之间使用两个电容器: 10μF 钽电容器和100nF 陶瓷电容器。

(4) 条件是: 在 t_{ACON} 之后启动的转换中的误差 < ±0.5 LSB。稳定时间取决于外部电容器负载。




图 38. 内部基准的典型建立时间 t_{REFON} 与 V_{REF+} 上外部电容器间的关系




图 39. 电源电压和基准电压设计 V_{REF}/V_{REF-} 外部电源




图 40. 电源电压和基准电压设计 $V_{REF}/V_{REF-} = AV_{SS}$, 内部连接

12 位 ADC 时序图

在推荐的自然通风条件下的工作温度范围（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
f _{ADC12CLK}	对于 ADC12 线性度参数的额定性能	2.2V, 3V	0.45	5	6.3	MHz
f _{ADC12OSC} 内部 ADC12 振荡器	ADC12DIV = 0, f _{ADC12CLK} = f _{ADC12OSC}	2.2V, 3V	3.7	5	6.3	MHz
t _{转换} 转换时间	C _{VREF+} ≥ 5μF, 内部振荡器, f _{ADC12OSC} = 3.7MHz 至 6.3MHz	2.2V, 3V	2.06		3.51	μs
	来自 ACLK, MCLK, 或者 SMCLK 的外部 f _{ADC12CLK} , ADC12SSEL ≠ 0			13 × ADC12DIV × 1/f _{ADC12CLK}		μs
t _{ADC12ON} ADC 的接通稳定时间 ⁽¹⁾	请参阅 ⁽²⁾				100	ns
t _{采样} 采样时间 ⁽¹⁾	R _S = 400Ω, R _I = 1000Ω, C _I = 30pF, τ = [R _S + R _I] × C _I ⁽³⁾	3V	1220			ns
		2.2V	1400			

(1) 限值由设计验证

(2) 条件是：在 t_{ADC12ON} 之后启动的转换中的误差小于 ±0.5 LSB。基准及输入信号已稳定。

(3) 需要大约 10 个 Tau (τ) 来获得少于 ±0.5 LSB 的误差：

$$t_{\text{采样}} = \ln(2^n + 1) \times (R_S + R_I) \times C_I + 800\text{ns}, \text{ 在这里 } n = \text{ADC 分辨率} = 12, R_S = \text{外部源电阻}$$

12 位 ADC 线性参数

在推荐的自然通风条件下的工作温度范围（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
E _I 积分线性误差	1.4V ≤ (V _{eREF+} - V _{REF} /V _{eREF-}) 最小值 ≤ 1.6V	2.2V, 3V			±2	LSB
	1.6V ≤ (V _{eREF+} - V _{REF} /V _{eREF-}) 最小值 ≤ V _{AVCC}				±1.7	
E _D 差分线性误差	(V _{eREF+} - V _{REF} /V _{eREF-}) 最小值 ≤ (V _{eREF+} - V _{REF} /V _{eREF-}), C _{VREF+} = 10μF (钽电容器) 和 100nF (陶瓷电容器)	2.2V, 3V			±1	LSB
E _O 偏移误差	(V _{eREF+} - V _{REF} /V _{eREF-}) 最小值 ≤ (V _{eREF+} - V _{REF} /V _{eREF-}), 源 RS 的内部阻抗 < 100 Ω, C _{VREF+} = 10μF (钽电容器) 和 100nF (陶瓷电容器)	2.2V, 3V		±2	±4	LSB
E _G 增益误差	(V _{eREF+} - V _{REF} /V _{eREF-}) 最小值 ≤ (V _{eREF+} - V _{REF} /V _{eREF-}), C _{VREF+} = 10μF (钽电容器) 和 100nF (陶瓷电容器)	2.2V, 3V		±1.1	±2	LSB
E _T 全部未调整误差	(V _{eREF+} - V _{REF} /V _{eREF-}) 最小值 ≤ (V _{eREF+} - V _{REF} /V _{eREF-}), C _{VREF+} = 10μF (钽电容器) 和 100nF (陶瓷电容器)	2.2V, 3V		±2	±5	LSB

12 位 ADC 温度传感器及内置 V_{MID}

在推荐的自然通风条件下的工作温度范围（除非另有说明）

参数	测试条件	V_{CC}	最小值	典型值	最大值	单位
$I_{\text{传感器}}$ 进入 AV_{CC} 端子 ⁽¹⁾ 的运行电源电流	REFON = 0, INCH = 0Ah, ADC12ON = 1, $T_A = 25^\circ\text{C}$	2.2V		40	120	μA
		3V		60	160	
$V_{\text{传感器}}$ ⁽²⁾⁽³⁾	ADC12ON = 1, INCH = 0Ah, $T_A = 0^\circ\text{C}$	2.2V		986		mV
		3V		986		
$TC_{\text{传感器}}$ ⁽³⁾	ADC12ON = 1, INCH = 0Ah	2.2V		3.55		mV/ $^\circ\text{C}$
		3V		3.55		
$t_{\text{传感器 (采样)}}$ ⁽³⁾ 通道 10 被选择时所需的采样时间 ⁽⁴⁾	ADC12ON = 1, INCH = 0Ah, 转换结果误差 ≤ 1 LSB	2.2V		30		μs
		3V		30		
I_{VMID} 流入通道 11 上的分压器的电流 ⁽⁵⁾	ADC12ON = 1, INCH = 0Bh	2.2V			不可用 ⁽⁵⁾	μA
		3V			不可用 ⁽⁵⁾	
V_{MID} 通道 11 中的 V_{CC} 分压器	ADC12ON = 1, INCH = 0Bh, V_{MID} 大约为 $0.5 \times V_{AVCC}$	2.2V		1.1	1.1 ± 0.04	V
		3V		1.5	1.5 ± 0.04	
t_{VMID} (采样) 通道 11 时被选择时所需的采样时间 ⁽⁶⁾	ADC12ON = 1, INCH = 0Bh, 转换结果的误差 ≤ 1 LSB	2.2V		1400		ns
		3V		1220		

- (1) 假如 (ADC12ON = 1 且 REFON = 1) 或 (ADC12ON = 1 且 INCH = 0Ah 且采样信号为高电平)，则消耗传感器电流 $I_{\text{传感器}}$ 。因此它包括流经传感器和基准额定电流。
- (2) 最大温度系数偏移可以为 $\pm 20^\circ\text{C}$ 。建议一个负载点调节来大大减少内置温度传感器的偏移误差。
- (3) 限值被限定
- (4) 传感器的典型等效阻抗为 $51\text{k}\Omega$ 。所需的采样时间包括传感器接通时间 $t_{\text{传感器 (接通)}}$ 。
- (5) 无需额外的电流。在采样期间使用的 V_{MID} 。
- (6) 接通时间 t_{VMID} (接通) 包含于采样时间 t_{VMID} (采样) 之中，无需额外的接通时间。

12 位 DAC 电源技术规格

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V_{CC}	T_A	最小值	典型值	最大值	单位
AV_{CC} 模拟电源电压	$AV_{CC} = DV_{CC}$, $AV_{SS} = DV_{SS} = 0V$			2.2		3.6	V
I_{DD} 电源电流, 单 DAC 通道 ⁽¹⁾⁽²⁾	DAC12AMPx = 2, DAC12IR = 0, DAC12_xDAT = 0x0800	2.2V, 3V	-40 $^\circ\text{C}$ 至 85 $^\circ\text{C}$ 105 $^\circ\text{C}$		50	110	μA
	DAC12AMPx = 2, DAC12IR = 1, DAC12_xDAT = 0x0800, $V_{REF+} = V_{REF+} = AV_{CC}$	2.2V, 3V			69	150	
	DAC12AMPx = 5, DAC12IR = 1, DAC12_xDAT = 0x0800, $V_{REF+} = V_{REF+} = AV_{CC}$	2.2V, 3V			50	130	
	DAC12AMPx = 7, DAC12IR = 1, DAC12_xDAT = 0x0800, $V_{REF+} = V_{REF+} = AV_{CC}$	2.2V, 3V			200	440	
电源抑制比 (PSRR) 电源抑制比 ⁽³⁾⁽⁴⁾	DAC12_xDAT = 800h, $V_{REF} = 1.5V$, $\Delta AV_{CC} = 100\text{mV}$	2.2V			70		dB
	DAC12_xDAT = 800h, $V_{REF} = 1.5V$ 或 $2.5V$, $\Delta AV_{CC} = 100\text{mV}$	3V			70		

- (1) 在输出引脚, DAC12_0 或者 DAC12_1, 上无负载, 假定针对共用引脚的控制位已被适当设定。
- (2) 进入基准端子的电流未包括在内。如果 DAC12IR = 1, 电流流过输入分压器; 请见基准输入技术规格。
- (3) 电源抑制比 (PSRR) = $20 \times \log(\Delta AV_{CC} / \Delta V_{DAC12_xOUT})$
- (4) V_{REF} 被从外部施加。内部基准未被使用。

12 位 DAC 线性技术规范

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V_{CC}	最小值	典型值	最大值	单位
分辨率	12 位单片		12			位

12 位 DAC 线性技术规范 (接下页)

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V _{CC}	最小值	典型值	最大值	单位
INL	积分非线性 ⁽¹⁾	V _{REF} = 1.5V, DAC12AMPx = 7, DAC12IR = 1	2.2V		±2.0	±8.0	最低有效位 (LSB)
		V _{REF} = 2.5V, DAC12AMPx = 7, DAC12IR = 1	3V				
DNL	微分非线性 ⁽¹⁾	V _{REF} = 1.5V, DAC12AMPx = 7, DAC12IR = 1	2.2V		±0.4	±1.0	最低有效位 (LSB)
		V _{REF} = 2.5V, DAC12AMPx = 7, DAC12IR = 1	3V				
E _O	未校准的偏移电压 ⁽¹⁾⁽²⁾	V _{REF} = 1.5V, DAC12AMPx = 7, DAC12IR = 1	2.2V			±21	mV
		V _{REF} = 2.5V, DAC12AMPx = 7, DAC12IR = 1	3V				
	经校准的偏移电压 ⁽¹⁾⁽²⁾	V _{REF} = 1.5V, DAC12AMPx = 7, DAC12IR = 1	2.2V			±2.5	
		V _{REF} = 2.5V, DAC12AMPx = 7, DAC12IR = 1	3V				
d _{E(O)/dT}	偏移误差温度系数 ⁽³⁾		2.2V, 3V		30		μV/C
E _G	增益误差 ⁽³⁾	V _{REF} = 1.5V	2.2V			±3.50	% FSR
		V _{REF} = 2.5V	3V				
d _{E(G)/dT}	增益温度系数 ⁽³⁾		2.2V, 3V		10		FSR/°C 的 ppm 值
t _{Offset_Cal}	偏移校准的时间 ⁽⁴⁾	DAC12AMPx = 2	2.2V, 3V			100	ms
		DAC12AMPx = 3, 5				32	
		DAC12AMPx = 4, 6, 7				6	

- (1) 从位于 0x0A 至 0xFFFF 之间的最佳拟合曲线计算出的参数。最佳拟合曲线方法用于传送一阶等式: $y = a + b \times x$ 的系数 "a" 和 "b"。
 $VDAC12_xOUT = E_O + (1 + E_G) \times (V_{eREF+}/4095) \times DAC12_xDAT, DAC12IR = 1$ 。
- (2) 在输出运算放大器上进行偏移校准。通过设置位 DAC12CALON 来触发偏移校准。
- (3) 从位于 0x0A 至 0xFFFF 之间的最佳拟合曲线计算出的参数。最佳拟合曲线方法用于传送一阶等式: $y = a + b \times x$ 的系数 "a" 和 "b"。
 $VDAC12_xOUT = E_O + (1 + E_G) \times (V_{eREF+}/4095) \times DAC12_xDAT, DAC12IR = 1$ 。
- (4) 如果 DAC12AMPx = {2, 3, 4, 5, 6, 7}, 偏移校准可被完成。在 DAC12AMPx = {0, 1} 时, 输出运算放大器被关闭。在启动校准之前, 应首先配置 DAC12 模块。校准期间的端口活动有可能影响准确度, 因此不建议这么做。




图 41. 线性测试负载条件和增益/偏移定义

典型特性 - 12 位 DAC，线性技术规格

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

典型 INL 误差
与
数字输入数据
间的关系




图 42.

典型 DNL 误差
与
数字输入数据
间的关系




图 43.

12 位 DAC 输出技术规格

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
V _O 输出电压范围 ⁽¹⁾ （请见图 44）	无负载, V _{eREF+} = AV _{CC} , DAC12_xDAT = 0h, DAC12IR = 1, DAC12AMPx = 7	2.2V, 3V	0		0.005	V
	无负载, V _{eREF+} = AV _{CC} , DAC12_xDAT = 0FFh, DAC12IR = 1, DAC12AMPx = 7		AV _{CC} - 0.05		AV _{CC}	
	R _{负载} = 3kΩ, V _{eREF+} = AV _{CC} , DAC12_xDAT = 0h, DAC12IR = 1, DAC12AMPx = 7		0		0.1	
	R _{负载} = 3kΩ, V _{eREF+} = AV _{CC} , DAC12_xDAT = 0FFh, DAC12IR = 1, DAC12AMPx = 7		AV _{CC} - 0.13		AV _{CC}	
C _L (DAC12) 最大 DAC12 负载电容		2.2V, 3V			100	pF
I _L (DAC12) 最大 DAC12 负载电流		2.2V	-0.5		0.5	mA
		3V	-1		1	
R _{O/P} (DAC12) 输出电阻（请见图 44）	R _{负载} = 3kΩ, V _{O/P} (DAC12) = 0V, DAC12AMPx = 7, DAC12_xDAT = 0h	2.2V, 3V		150	250	Ω
	R _{负载} = 3kΩ, V _{O/P} (DAC12) = AV _{CC} , DAC12AMPx = 7, DAC12_xDAT = 0FFh			150	250	
	R _{负载} = 3kΩ, 0.3V < V _{O/P} (DAC12) < AV _{CC} - 0.3V, DAC12AMPx = 7			1	4	

(1) 在输出放大器的偏移校准之后，数据有效。




图 44. DAC12_x 输出电阻测试

12 位 DAC 基准输入技术规范

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
V _{eREF+} 基准输入电压范围	DAC12IR = 0 ⁽¹⁾⁽²⁾	2.2V, 3V		AV _{CC} / 3	AV _{CC} + 0.2	V
	DAC12IR = 1 ⁽³⁾⁽⁴⁾			AV _{CC}	AV _{CC} + 0.2	
R _i (VREF+), R _i (VeREF+) 基准输入电阻	DAC12_0 IR = DAC12_1 IR = 0	2.2V, 3V	20			MΩ
	DAC12_0 IR = 1, DAC12_1 IR = 0		40	48	56	kΩ
	DAC12_0 IR = 0, DAC12_1 IR = 1					
	DAC12_0 IR = DAC12_1 IR = 1, DAC12_0 SREFx = DAC12_1 SREFx ⁽⁵⁾		20	24	28	

(1) 对于一个满量程输出，基准输入电压可以高至最大输出电压摆幅的 1/3 (AV_{CC})。

(2) 应用在基准输入电压端子上的最大电压：V_{eREF+} = [AV_{CC} - V_{E(O)}] / [3 × (1 + E_G)]。

(3) 对于一个满刻度满量程输出，基准输入电压可以高至最大输出电压摆幅 (AV_{CC})。

(4) 应用在基准输入电压端子上的最大电压：V_{eREF+} = [AV_{CC} - V_{E(O)}] / [1 + E_G]。

(5) 当在两个通道上 DAC12R = 1 并且 DAC12SREFx = 0 或者 1 时，用于每个 DAC 的基准输入电阻分压器并联以减少基准输入电阻。

12 位 DAC 动态技术规格

$V_{REF} = V_{CC}$, $DAC12IR = 1$ (请见图 45 和图 46), 在推荐的电源电压范围及自然通风条件下的工作温度范围内 (除非另有说明)

参数	测试条件		V_{CC}	最小值	典型值	最大值	单位
t_{ON} DAC12 接通时间	DAC12_xDAT = 800h, 误差 $V_{(O)} < \pm 0.5$ LSB ⁽¹⁾ (请见图 45)	DAC12AMPx = 0 → {2, 3, 4}	2.2V, 3V		60	120	μs
		DAC12AMPx = 0 → {5, 6}			15	30	
		DAC12AMPx = 0 → 7			6	12	
$t_{S(FS)}$ 稳定时间, 满量程	DAC12_xDAT = 80h → F7Fh → 80h	DAC12AMPx = 2	2.2V, 3V		100	200	μs
		DAC12AMPx = 3, 5			40	80	
		DAC12AMPx = 4, 6, 7			15	30	
$t_{S(C-C)}$ 稳定时间, 代码到代码	DAC12_xDAT = 3F8h → 408h → 3F8h BF8h → C08h → BF8h	DAC12AMPx = 2	2.2V, 3V		5		μs
		DAC12AMPx = 3, 5			2		
		DAC12AMPx = 4, 6, 7			1		
SR 转换速率 ⁽²⁾	DAC12_xDAT = 80h → F7Fh → 80h	DAC12AMPx = 2	2.2V, 3V	0.05	0.12		V/ μs
		DAC12AMPx = 3, 5		0.35	0.7		
		DAC12AMPx = 4, 6, 7		1.5	2.7		
毛刺脉冲能量, 满量程	DAC12_xDAT = 80h → F7Fh → 80h	DAC12AMPx = 2	2.2V, 3V		600		nV - s
		DAC12AMPx = 3, 5			150		
		DAC12AMPx = 4, 6, 7			30		
BW _{-3dB} 3dB 带宽, $V_{CC} = 1.5V$, $V_{AC} = 0.1V_{PP}$ (请见图 47)	DAC12AMPx = {2, 3, 4}, DAC12SREFx = 2, DAC12IR = 1, DAC12_xDAT = 800h		2.2V, 3V		40		kHz
		DAC12AMPx = {5, 6}, DAC12SREFx = 2, DAC12IR = 1, DAC12_xDAT = 800h			180		
		DAC12AMPx = 7, DAC12SREFx = 2, DAC12IR = 1, DAC12_xDAT = 800h			550		
通道到通道串扰 ⁽¹⁾ (请见图 48)	DAC12_0DAT = 800h, 无负载, DAC12_1DAT = 80h ↔ F7Fh, $R_{Load} = 3k\Omega$, $f_{DAC12_IOUT} = 10kHz$, 占空比 = 50%		2.2V, 3V		-80		dB
		DAC12_0DAT = 80h ↔ F7Fh, $R_{负载} = 3k\Omega$, DAC12_1DAT = 800h, 无负载, $f_{DAC12_OOUT} = 10kHz$, 占空比 = 50%			-80		

(1) 在图 45 中, $R_{负载}$ 和 $C_{负载}$ 被连接至 AV_{SS} (而非 $AV_{CC}/2$)。

(2) 应用到输出电压阶跃的转换率 $\geq 200mV$ 。




图 45. 稳定时间和毛刺脉冲能力测试




图 46. 转换率测试




图 47. 针对 3dB 带宽技术规格的测试条件




图 48. 串扰测试条件

闪存存储器

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
V _{CC(PGM/ERASE)} 编程及擦除电源电压			2.2		3.6	V
f _{FTG} 闪存时序生成器频率			257		476	kHz
I _{PGM} 编程期间来自 V _{CC} 的电源电流		2.2V/3.6V		1	5	mA
I _{擦除} 擦除期间来自 V _{CC} 的电源电流		2.2V/3.6V		1	7	mA
t _{CPT} 累计编程时间 ⁽¹⁾		2.2V/3.6V			10	ms
t _{CMErase} 累计批量擦除时间		2.2V/3.6V	20			ms
编程和擦除耐久度			10 ⁴	10 ⁵		周期
t _{保持} 数据保持持续时间	T _J = 25°C		100			年
t _字 字或字节编程时间	(2)			30		t _{FTG}
t _{块, 0} 第一个字节或字的块编程时间	(2)			25		t _{FTG}
t _{块, 1-63} 用于每个额外字节或字的块编程时间	(2)			18		t _{FTG}
t _{块, 末端} 块编程末端序列等待时间	(2)			6		t _{FTG}
t _{批量擦除} 批量擦除时间	(2)			10593		t _{FTG}
t _{段擦除} 段擦除时间	(2)			4819		t _{FTG}

(1) 当对一个 64 字节闪存块进行写入操作时，不得超过累计编程时间。该参数适用于所有的编程方法：单独字/字节写入及块写入模式。

(2) 这些数值实线连接至闪存控制器的状态机中 (t_{FTG} = 1/f_{FTG})。

RAM

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	最小值	最大值	单位
V _(RAMh) RAM 保持电源电压 ⁽¹⁾	CPU 暂停	1.6		V

(1) 当 RAM 中的数据保持不变时，该参数确定了最小电源电压 V_{CC}。在该电源电压条件下不应执行任何程序。

JTAG 接口

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	V _{CC}	最小值	典型值	最大值	单位
f _{TCK} TCK 输入频率 ⁽¹⁾	2.2V	0		5	MHz
	3V	0		10	
R _{内部} TMS, TCK, 和 TDI/TCLK 上的内部上拉电阻 ⁽²⁾	2.2V, 3V	25	60	90	kΩ

(1) 可限制 f_{TCK} 以满足选定模块的时序要求。

(2) 在所有版本中执行 TMS, TCK, 和 TDI/TCLK 上拉电阻器。

JTAG 熔丝⁽¹⁾

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	最小值	最大值	单位
V _{CC(FB)} 熔丝烧断情况下的电源电压	T _A = 25°C	2.5		V
V _{FB} TEST 上针对熔丝烧断的电压电平		6	7	V
I _{FB} 熔丝烧断期间流入 TEST 的电源电流			100	mA
t _{FB} 熔丝烧断的时间			1	ms

(1) 一旦熔丝烧断，就不能再继续访问 JTAG / 测试和仿真功能，且 JTAG 被切换至旁路模式。

应用信息

端口 **P1** (**P1.0** 至 **P1.7**)，采用施密特触发器的输入/输出




表 15. 端口 P1 (P1.0 至 P1.7) 引脚功能

引脚名称 (P1.x)	x	功能	控制位/信号	
			P1DIR.x	P1SEL.x
P1.0/TACLK/CAOUT	0	P1.0 (I/O)	I: 0; O: 1	0
		Timer_A3.TACLK	0	1
		CAOUT	1	1
P1.1/TA0	1	P1.1 (I/O)	I: 0; O: 1	0
		Timer_A3.CCI0A	0	1
		Timer_A3.TA0	1	1
P1.2/TA1	2	P1.2 (I/O)	I: 0; O: 1	0
		Timer_A3.CCI1A	0	1
		Timer_A3.TA1	1	1
P1.3/TA2	3	P1.3 (I/O)	I: 0; O: 1	0
		Timer_A3.CCI2A	0	1
		Timer_A3.TA2	1	1
P1.4/SMCLK	4	P1.4 (I/O)	I: 0; O: 1	0
		SMCLK	1	1
P1.5/TA0	5	P1.5 (I/O)	I: 0; O: 1	0
		Timer_A3.TA0	1	1
P1.6/TA1	6	P1.6 (I/O)	I: 0; O: 1	0
		Timer_A3.TA1	1	1
P1.7/TA2	7	P1.7 (I/O)	I: 0; O: 1	0
		Timer_A3.TA2	1	1

The diagram illustrates the internal logic of the P2 port, divided into two main sections: internal logic and pad logic.

Internal Logic:

- Inputs:** To Comparator_A, From Comparator_A, CAPD.x, P2REN.x, P2DIR.x, P2OUT.x, Module X OUT, P2SEL.x, P2IN.x, Module X IN, P2IRQ.x, P2IE.x, P2IFG.x, P2SEL.x, and P2IES.x.
- Direction Control:** P2DIR.x is used to set the direction (0: Input, 1: Output) via a multiplexer.
- Output Driver:** P2OUT.x is used to drive the output (0: Low, 1: High) via a multiplexer and a buffer.
- Input Buffer:** P2IN.x is used to buffer the input (0: Low, 1: High) via a multiplexer and a buffer.
- Interrupt Logic:** P2IRQ.x, P2IE.x, and P2IFG.x are used to generate an interrupt signal (Q) via a flip-flop and a Set input.
- Interrupt Edge Select:** P2SEL.x and P2IES.x are used to select the interrupt edge (0: Rising, 1: Falling) via a multiplexer.

Pad Logic:

- Output Driver:** The output driver (0: Low, 1: High) is controlled by P2OUT.x and P2DIR.x.
- Input Buffer:** The input buffer (0: Low, 1: High) is controlled by P2IN.x and P2DIR.x.
- Bus Keeper:** A Bus Keeper EN block is used to keep the input signal high when the input is not being driven.
- Interrupt Logic:** The interrupt logic (Q) is controlled by P2IRQ.x, P2IE.x, and P2IFG.x.
- Interrupt Edge Select:** The interrupt edge select (0: Rising, 1: Falling) is controlled by P2SEL.x and P2IES.x.

The diagram shows the internal logic of the P2 port, including the output driver, input buffer, and interrupt logic. The pad logic section shows the connection to the external pad, including the output driver, input buffer, and interrupt logic.

表 16. 端口 P2 (P2.0 至 P2.4, P2.6, 和 P2.7) 引脚功能

引脚名称 (P2.x)	x	功能	控制位/信号 ⁽¹⁾		
			CAPD.x	P2DIR.x	P2SEL.x
P2.0/ACLK/CA2	0	P2.0 (I/O)	0	I: 0; O: 1	0
		ACLK	0	1	1
		CA2	1	X	X
P2.1/TAINCLK/CA3	1	P2.1 (I/O)	0	I: 0; O: 1	0
		Timer_A3.INCLK	0	0	1
		DV _{SS}	0	1	1
		CA3	1	X	X
P2.2/CAOUT/TA0/CA4	2	P2.2 (I/O)	0	I: 0; O: 1	0
		CAOUT	0	1	1
		Timer_A3.CCI0B	0	0	1
		CA4	1	X	X
P2.3/CA0/TA1	3	P2.3 (I/O)	0	I: 0; O: 1	0
		Timer_A3.TA1	0	1	1
		CA0	1	X	X
P2.4/CA1/TA2	4	P2.4 (I/O)	0	I: 0; O: 1	0
		Timer_A3.TA2	0	1	X
		CA1	1	X	1
P2.6/ADC12CLK/DMAE0 ⁽²⁾ /CA6	6	P2.6 (I/O)	0	I: 0; O: 1	0
		ADC12CLK	0	1	1
		DMAE0	0	0	1
		CA6	1	X	X
P2.7/TA0/CA7	7	P2.7 (I/O)	0	I: 0; O: 1	0
		Timer_A3.TA0	0	1	1
		CA7	1	X	X

(1) X = 无关值

(2) 仅限于 MSP430G261x 器件

端口 P2 (P2.5)，采用施密特触发器的输入/输出




表 17. 端口 P2 (P2.5) 引脚功能

引脚名称 (P2.x)	x	功能	控制位/信号 ⁽¹⁾			
			CAPD	DCOR	P2DIR.5	P2SEL.5
P2.5/R _{OSC} /CA5	5	P2.5 (I/O)	0	0	I: 0; O: 1	0
		R _{OSC} ⁽²⁾	0	1	X	X
		DV _{SS}	0	0	1	1
		CA5	1 或者被选择的值	0	X	X

(1) X = 无关值
(2) 如果使用 R_{OSC}，那么它被连接至一个外部电阻器。

端口 **P3** (**P3.0** 至 **P3.7**)，采用施密特触发器的输入/输出




表 18. 端口 **P3** (**P3.0** 至 **P3.7**) 引脚功能

引脚名称 (P3.x)	x	功能	控制位/信号 ⁽¹⁾	
			P3DIR.x	P3SEL.x
P3.0/UCB0STE/ UCA0CLK	0	P3.0 (I/O)	I: 0; O: 1	0
		UCB0STE/UCA0CLK ⁽²⁾⁽³⁾	X	1
P3.1/UCB0SIMO/UCB0SDA	1	P3.1 (I/O)	I: 0; O: 1	0
		UCB0SIMO/UCB0SDA ⁽⁴⁾⁽⁵⁾	X	1
P3.2/UCB0SOMI/UCB0SCL	2	P3.2 (I/O)	I: 0; O: 1	0
		UCB0SOMI/UCB0SCL ⁽⁴⁾⁽⁵⁾	X	1
P3.3/UCB0CLK/UCA0STE	3	P3.3 (I/O)	I: 0; O: 1	0
		UCB0CLK/UCA0STE ⁽⁴⁾	X	1
P3.4/UCA0TXD/UCA0SIMO	4	P3.4 (I/O)	I: 0; O: 1	0
		UCA0TXD/UCA0SIMO ⁽⁴⁾	X	1
P3.5/UCA0RXD/UCA0SOMI	5	P3.5 (I/O)	I: 0; O: 1	0
		UCA0RXD/UCA0SOMI ⁽⁴⁾	X	1
P3.6/UCA1TXD/UCA1SIMO	6	P3.6 (I/O)	I: 0; O: 1	0
		UCA1TXD/UCA1SIMO ⁽⁴⁾	X	1
P3.7/UCA1RXD/UCA1SOMI	7	P3.7 (I/O)	I: 0; O: 1	0
		UCA1RXD/UCA1SOMI ⁽⁴⁾	X	1

(1) X = 无关值

(2) 这个引脚方向由 USCI 模式控制。

(3) UCA0CLK 功能优先于 UCB0STE 功能。如果要求引脚作为 UCA0CLK 输入或者输出，并且 4 线制 SPI 模式被选择的话，USCI_A0/B0 被强制为 3 线制 SPI 模式。

(4) 这个引脚方向由 USCI 模式控制。

(5) 如果选择了 I2C 功能，输出只驱动逻辑 0 至 V_{SS}电平。

端口 **P4** (**P4.0** 至 **P4.7**)，采用施密特触发器的输入/输出




表 19. 端口 **P4** (**P4.0** 至 **P4.7**) 引脚功能

引脚名称 (P4.x)	x	功能	控制位/信号 ⁽¹⁾	
			P4DIR.x	P4SEL.x
P4.0/TB0	0	P4.0 (I/O)	I: 0; O: 1	0
		Timer_B7.CCI0A 和 Timer_B7.CCI0B	0	1
		Timer_B7.TB0	1	1
P4.1/TB1	1	P4.1 (I/O)	I: 0; O: 1	0
		Timer_B7.CCI1A 和 Timer_B7.CCI1B	0	1
		Timer_B7.TB1	1	1
P4.2/TB2	2	P4.2 (I/O)	I: 0; O: 1	0
		Timer_B7.CCI2A 和 Timer_B7.CCI2B	0	1
		Timer_B7.TB2	1	1
P4.3/TB3	3	P4.3 (I/O)	I: 0; O: 1	0
		Timer_B7.CCI3A 和 Timer_B7.CCI3B	0	1
		Timer_B7.TB3	1	1
P4.4/TB4	4	P4.4 (I/O)	I: 0; O: 1	0
		Timer_B7.CCI4A 和 Timer_B7.CCI4B	0	1
		Timer_B7.TB4	1	1
P4.5/TB5	5	P4.5 (I/O)	I: 0; O: 1	0
		Timer_B7.CCI5A 和 Timer_B7.CCI5B	0	1
		Timer_B7.TB5	1	1
P4.6/TB6	6	P4.6 (I/O)	I: 0; O: 1	0
		Timer_B7.CCI6A 和 Timer_B7.CCI6B	0	1
		Timer_B7.TB6	1	1
P4.7/TBCLK	7	P4.7 (I/O)	I: 0; O: 1	0
		Timer_B7.TBCLK	1	1

(1) X = 无关值

端口 P5 (P5.0 至 P5.7)，采用施密特触发器的输入/输出




表 20. 端口 P5 (P5.0 至 P5.7) 引脚功能

引脚名称 (P5.x)	x	功能	控制位/信号 ⁽¹⁾	
			P5DIR.x	P5SEL.x
P5.0/UCB1STE/ UCA1CLK	0	P5.0 (I/O)	I: 0; O: 1	0
		UCB1STE/UCA1CLK ⁽²⁾⁽³⁾	X	1
P5.1/UCB1SIMO/UCB1SDA	1	P5.1 (I/O)	I: 0; O: 1	0
		UCB1SIMO/UCB1SDA ⁽²⁾⁽⁴⁾	X	1
P5.2/UCB1SOMI/UCB1SCL	2	P5.2 (I/O)	I: 0; O: 1	0
		UCB1SOMI/UCB1SCL ⁽²⁾⁽⁴⁾	X	1
P5.3/UCB1CLK/UCA1STE	3	P5.3 (I/O)	I: 0; O: 1	0
		UCB1CLK/UCA1STE ⁽²⁾	X	1
P5.4/MCLK	4	P5.4 (I/O)	I: 0; O: 1	0
		MCLK	1	1
P5.5/SMCLK	5	P5.5 (I/O)	I: 0; O: 1	0
		SMCLK	1	1
P5.6/ACLK	6	P5.6 (I/O)	I: 0; O: 1	0
		ACLK	1	1
P5.7/TBOUTH/SVSOUT	7	P5.7 (I/O)	I: 0; O: 1	0
		TBOUTH	0	1
		SVSOUT	1	1

(1) X = 无关值

(2) 这个引脚方向由 USCI 模式控制。

(3) UCA1CLK 功能优先于 UCB1STE 功能。如果要求引脚作为 UCA1CLK 输入或者输出，并且 4 线制 SPI 模式被选择的话，USCI_A1/B1 被强制为 3 线制 SPI 模式。

(4) 如果选择了 I2C 功能，输出只驱动逻辑 0 至 V_{SS}电平。

端口 P6 (P6.0 至 P6.4)，采用施密特触发器的输入/输出




表 21. 端口 P6 (P6.0 至 P6.4) 引脚功能

引脚名称 (P6.x)	x	功能	控制位/信号 ⁽¹⁾		
			P6DIR.x	P6SEL.x	INCH.x
P6.0/A0	0	P6.0 (I/O)	I: 0; O: 1	0	0
		A0 ⁽²⁾	X	1	1 (y = 0)
P6.1/A1	1	P6.1 (I/O)	I: 0; O: 1	0	0
		A1 ⁽²⁾	X	1	1 (y = 1)
P6.2/A2	2	P6.2 (I/O)	I: 0; O: 1	0	0
		A2 ⁽²⁾	X	1	1 (y = 2)
P6.3/A3	3	P6.3 (I/O)	I: 0; O: 1	0	0
		A3 ⁽²⁾	X	1	1 (y = 3)
P6.4/A4	4	P6.4 (I/O)	I: 0; O: 1	0	0
		A4 ⁽²⁾	X	1	1 (y = 4)

(1) X = 无关值

(2) 如果未被选中的话，ADC12 通道 Ax 被内部连接至 AV_{SS}。

端口 **P6** (**P6.5** 和 **P6.6**)，采用施密特触发器的输入/输出




表 22. 端口 **P6** (**P6.5** 和 **P6.6**) 引脚功能

引脚名称 (P6.x)	x	功能	控制位/信号 ⁽¹⁾			
			P6DIR.x	P6SEL.x	DAC12AMP>0	INCH.y
P6.5/A5/DAC1 ⁽²⁾	5	P6.5 (I/O)	I: 0; O: 1	0	0	0
		DV_{SS}	1	1	0	0
		A5 ⁽³⁾	X	X	0	1 (y = 5)
		DAC1 (DAC12OPS = 1) ⁽⁴⁾	X	X	1	0
P6.6/A6/DAC0 ⁽⁵⁾	6	P6.6 (I/O)	I: 0; O: 1	0	0	0
		DV_{SS}	1	1	0	0
		A6 ⁽⁶⁾	X	X	0	1 (y = 6)
		DAC0 (DAC12OPS = 0) ⁽⁷⁾	X	X	1	0

(1) X = 无关值

(2) 仅限于 MSP430G261x 器件

(3) 如果未被选中的话，ADC12 通道 Ax 被内部连接至 AV_{SS}。

(4) 如果未被选中，DAC 输出悬空。

(5) 仅限于 MSP430G261x 器件

(6) 如果未被选中的话，ADC12 通道 Ax 被内部连接至 AV_{SS}。

(7) 如果未被选中，DAC 输出悬空。

端口 P6 (P6.7)，采用施密特触发器的输入/输出




表 23. 端口 P6 (P6.7) 引脚功能

引脚名称 (P6.x)	x	功能	控制位/信号 ⁽¹⁾			
			P6DIR.x	P6SEL.x	INCH.y	DAC12AMP>0
P6.7/A7/DAC1 ⁽²⁾ /SVSIN ⁽²⁾	7	P6.7 (I/O)	I: 0; O: 1	0	0	0
		DV _{SS}	1	1	0	0
		A7 ⁽³⁾	X	1	1 (y = 7)	0
		DAC1 (DAC12OPS = 0) ⁽⁴⁾	X	1	0	1
		SVSIN (VLD = 15)	X	1	0	0

(1) X = 无关值
(2) 仅限于 MSP430G261x 器件
(3) 如果未被选中的话，ADC12 通道 Ax 被内部连接至 AV_{SS}。
(4) 如果未被选中，DAC 输出悬空。

端口 **P7** (**P7.0** 至 **P7.7**)，采用施密特触发器的输入/输出⁽⁵⁾




表 24. 端口 **P7** (**P7.0** 至 **P7.7**) 引脚功能⁽¹⁾

引脚名称 (P7.x)	x	功能	控制位/信号 ⁽²⁾	
			P7DIR.x	P7SEL.x
P7.0	0	P7.0 (I/O)	I: 0; O: 1	0
		输入	X	1
P7.1	1	P7.1 (I/O)	I: 0; O: 1	0
		输入	X	1
P7.2	2	P7.2 (I/O)	I: 0; O: 1	0
		输入	X	1
P7.3	3	P7.3 (I/O)	I: 0; O: 1	0
		输入	X	1
P7.4	4	P7.4 (I/O)	I: 0; O: 1	0
		输入	X	1
P7.5	5	P7.5 (I/O)	I: 0; O: 1	0
		输入	X	1
P7.6	6	P7.6 (I/O)	I: 0; O: 1	0
		输入	X	1
P7.7	7	P7.7 (I/O)	I: 0; O: 1	0
		输入	X	1

(5) 只适用 80 引脚器件

(1) 只适用 80 引脚器件

(2) X = 无关值

端口 **P8** (**P8.0** 至 **P8.5**)，采用施密特触发器的输入/输出⁽³⁾




表 25. 端口 **P8** (**P8.0** 至 **P8.5**) 引脚功能⁽¹⁾

引脚名称 (P8.x)	x	功能	控制位/信号 ⁽²⁾	
			P8DIR.x	P8SEL.x
P8.0	0	P8.0 (I/O)	I: 0; O: 1	0
		输入	X	1
P8.1	1	P8.1 (I/O)	I: 0; O: 1	0
		输入	X	1
P8.2	2	P8.2 (I/O)	I: 0; O: 1	0
		输入	X	1
P8.3	3	P8.3 (I/O)	I: 0; O: 1	0
		输入	X	1
P8.4	4	P8.4 (I/O)	I: 0; O: 1	0
		输入	X	1
P8.5	5	P8.5 (I/O)	I: 0; O: 1	0
		输入	X	1

(3) 只适用 80 引脚器件

(1) 只适用 80 引脚器件

(2) X = 无关值

端口 **P8 (P8.6)**，采用施密特触发器的输入/输出⁽³⁾




表 26. 端口 **P8 (P8.6)** 引脚功能⁽¹⁾

引脚名称 (P8.x)	x	功能	控制位/信号	
			P8DIR.x	P8SEL.x
P8.6/XT2OUT	6	P8.6 (I/O)	I: 0; O: 1	0
		XT2OUT (缺省)	0	1
		DV _{SS}	1	1

(3) 只适用 80 引脚器件

(1) 只适用 80 引脚器件

端口 **P8 (P8.7)**，采用施密特触发器的输入/输出⁽²⁾





表 27. 端口 **P8 (P8.7)** 引脚功能⁽¹⁾

引脚名称 (P8.x)	x	功能	控制位/信号	
			P8DIR.x	P8SEL.x
P8.7/XT2IN	7	P8.7 (I/O)	I: 0; O: 1	0
		XT2IN (default)	0	1
		V _{SS}	1	1

(2) 只适用 80 引脚器件

(1) 只适用 80 引脚器件

JTAG 引脚: TMS, TCK, TDI/TCLK, TDO/TDI, 带有施密特触发器的输入/输出



During Programming Activity and During Blowing of the Fuse, Pin TDO/TDI Is Used to Apply the Test Input Data for JTAG Circuitry

JTAG 熔丝检查模式

在 TEST 端子上带有熔丝的 MSP430 器件有一个熔丝检查模式，此模式在一个加电复位 (POR) 之后首次访问 JTAG 端口时测试熔丝的连续性。当被激活时，一个熔丝检查电流， I_{TF} ，如果熔丝未被烧断的话，3V 时 1mA 电流，5V 时 2.5mA 电流可从 TEST 引脚流到接地。在进行这些操作时必须小心以避免意外地激活熔丝检查模式并且减少总体系统功耗。

当 TEST 引脚在一个测试或者编程会话后重新变为低电平，熔丝检查模式和电流感测被终止。

熔丝检查模式在加电后 TMS 引脚上的第一个负边沿或者 TMS 在加电期间被保持在低电平时激活。TMS 引脚上的第二个正边沿使熔丝检查模式无效。被置成无效后，在另外一个 POR 发生之前，熔丝检查模式保持非激活。在每个 POR 之后，熔丝检查模式具有将被激活的电位。

只有当熔丝检查模式激活并且 TMS 引脚处于低电平状态时，熔丝检查电流流动（请见图 49）。因此，将 TMS 引脚保持在高点平（缺省条件）可防止额外的电流。




图 49. 熔丝检查模式电流

修订历史记录

文献编号	说明
SLAS541	产品预览发布
SLAS541A	生产数据发布 更正了首页显示的格式和内容。 更正了端子功能列表内 64 引脚封装内 P3.6 和 P3.7 的引脚编号。 更正了端口电路原理图。 更正了“校准数据”部分（第 20 页）。更正了排印错误和格式。 增加了图表“典型特性 - LPM4 电流”（第 33 页）。
SLAS541B	增加了 MSP430F261x BGA 器件的预览。
SLAS541C	MSP430F261x BGA 器件的市场发布
SLAS541D	增加了静电放电 (ESD) 免责声明（第 1 页）。 在端子功能列表中增加了保留 BGA 引脚（第 10 页和后面的页）。 更正了输出端口参数中的基准值（第 36 页）。 更正了闪存的累积编程时间（第 75 页）。
SLAS541E	更正了图表 23 和 24 中的 LFXT1Sx 值（第 52 页）。 更正了图表 25 和 26 中的 XT2Sx 值（第 54 页）。 将 $C_{M\text{Erase}}\text{MIN}$ 值从 200ms 改为 20ms 并且删除了闪存存储器表中的两个注释（第 75 页）。
SLAS541F	将 ADC 校准标签表中使用的标签名称改为 TLV 结构使用的标签名称（第 20 页）。 将 TLV 结构标签中使用的 TAG_ADC12_1 的值从 0x10 改为 0x08（第 20 页）。 在端口 P1（P1.0 至 P1.7）引脚功能表中，在 P1.0/TACLK 中增加了 CAOUT，在 P1.2/TA1 列中，将 Timer_A3.CCI0A 改为 Timer_A3.CCI1A，将 Timer_A3.TA0 改为 Timer_A3.TA1，在 P1.3/TA2 列中，将 Timer_A3.CCI0A 改为 Timer_A3.CCI2A，将 Timer_A3.TA0 改为 Timer_A3.TA2（第 78 页）。 在端口 P2.0，P2.3，P2.4，P2.6 和 P2.7 引脚功能表中的 P2.2/CAOUT/TA0/CA4 列中，将 TA0 改为 Timer_A3.CCI0B（第 80 页）。
SLAS541G	更改了 $t_{d(\text{SVSon})}$ 参数上的限值（第 40 页）。
SLAS541H	更改了表 21，表 22，和表 23 中控制位/信号。 更改了表 26 和表 27 中晶振信号名称。
SLAS541I	在最大绝对额定值中，将 T_{stg} ，已编程器件改为，-55°C 至 150°C。
SLAS541J	在说明和表 1 中增加了非磁性封装选项。
SLAS541K	在表 2 中已将 P8.6/XT2OUT 和 P8.7/XT2IN 更改为 I/O。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MSP430F2416TPM	ACTIVE	LQFP	PM	64	160	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2416T	Samples
MSP430F2416TPMR	ACTIVE	LQFP	PM	64	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2416T	Samples
MSP430F2416TPN	ACTIVE	LQFP	PN	80	119	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2416T	Samples
MSP430F2416TPNR	ACTIVE	LQFP	PN	80	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2416T	Samples
MSP430F2416TZCA	ACTIVE	NFBGA	ZCA	113	260	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2416T	Samples
MSP430F2416TZCAR	ACTIVE	NFBGA	ZCA	113	2500	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2416T	Samples
MSP430F2417TPM	ACTIVE	LQFP	PM	64	160	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2417T	Samples
MSP430F2417TPMR	ACTIVE	LQFP	PM	64	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2417T	Samples
MSP430F2417TPN	ACTIVE	LQFP	PN	80	119	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2417T	Samples
MSP430F2417TPNR	ACTIVE	LQFP	PN	80	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2417T	Samples
MSP430F2417TZCAR	ACTIVE	NFBGA	ZCA	113	2500	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2417T	Samples
MSP430F2418TPM	ACTIVE	LQFP	PM	64	160	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2418T	Samples
MSP430F2418TPMR	ACTIVE	LQFP	PM	64	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2418T	Samples
MSP430F2418TPN	ACTIVE	LQFP	PN	80	119	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2418T	Samples
MSP430F2418TPNR	ACTIVE	LQFP	PN	80	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2418T	Samples
MSP430F2418TZCA	ACTIVE	NFBGA	ZCA	113	260	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2418T	Samples
MSP430F2418TZCAR	ACTIVE	NFBGA	ZCA	113	2500	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2418T	Samples
MSP430F2419TPM	ACTIVE	LQFP	PM	64	160	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2419T	Samples
MSP430F2419TPMR	ACTIVE	LQFP	PM	64	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2419T	Samples
MSP430F2419TPN	ACTIVE	LQFP	PN	80	119	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2419T	Samples

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MSP430F2419TPNR	ACTIVE	LQFP	PN	80	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2419T	Samples
MSP430F2616TPM	ACTIVE	LQFP	PM	64	160	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2616T	Samples
MSP430F2616TPMR	ACTIVE	LQFP	PM	64	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2616T	Samples
MSP430F2616TPN	ACTIVE	LQFP	PN	80	119	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2616T	Samples
MSP430F2616TPNR	ACTIVE	LQFP	PN	80	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2616T	Samples
MSP430F2616TZCA	ACTIVE	NFBGA	ZCA	113	260	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2616T	Samples
MSP430F2616TZCAR	ACTIVE	NFBGA	ZCA	113	2500	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2616T	Samples
MSP430F2617TPM	ACTIVE	LQFP	PM	64	160	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2617T	Samples
MSP430F2617TPMR	ACTIVE	LQFP	PM	64	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2617T	Samples
MSP430F2617TPN	ACTIVE	LQFP	PN	80	119	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2617T	Samples
MSP430F2617TPNR	ACTIVE	LQFP	PN	80	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2617T	Samples
MSP430F2617TZCA	ACTIVE	NFBGA	ZCA	113	260	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2617T	Samples
MSP430F2617TZCAR	ACTIVE	NFBGA	ZCA	113	2500	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2617T	Samples
MSP430F2618TPM	ACTIVE	LQFP	PM	64	160	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2618T	Samples
MSP430F2618TPMR	ACTIVE	LQFP	PM	64	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2618T	Samples
MSP430F2618TPN	ACTIVE	LQFP	PN	80	119	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2618T	Samples
MSP430F2618TPNR	ACTIVE	LQFP	PN	80	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2618T	Samples
MSP430F2618TZCA	ACTIVE	NFBGA	ZCA	113	260	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2618T	Samples
MSP430F2618TZCAR	ACTIVE	NFBGA	ZCA	113	2500	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2618T	Samples
MSP430F2618TZQWR	OBSOLETE	BGA MICROSTAR JUNIOR	ZQW	113		RoHS & Green	SNAGCU	Level-3-260C-168 HR	0 to 0	M430F2618T	

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MSP430F2619TPM	ACTIVE	LQFP	PM	64	160	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2619T REV #	Samples
MSP430F2619TPMR	ACTIVE	LQFP	PM	64	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2619T REV #	Samples
MSP430F2619TPN	ACTIVE	LQFP	PN	80	119	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2619T	Samples
MSP430F2619TPNR	ACTIVE	LQFP	PN	80	1000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 105	M430F2619T	Samples
MSP430F2619TZCA	ACTIVE	NFBGA	ZCA	113	260	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2619T	Samples
MSP430F2619TZCAR	ACTIVE	NFBGA	ZCA	113	2500	RoHS & Green	SNAGCU	Level-3-260C-168 HR	-40 to 105	F2619T	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.


(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
MSP430F2416TPMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
MSP430F2416TZCAR	NFBGA	ZCA	113	2500	330.0	16.4	7.3	7.3	1.5	12.0	16.0	Q1
MSP430F2417TPMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
MSP430F2417TZCAR	NFBGA	ZCA	113	2500	330.0	16.4	7.3	7.3	1.5	12.0	16.0	Q1
MSP430F2418TPMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
MSP430F2418TZCAR	NFBGA	ZCA	113	2500	330.0	16.4	7.3	7.3	1.5	12.0	16.0	Q1
MSP430F2419TPMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
MSP430F2616TPMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
MSP430F2616TZCAR	NFBGA	ZCA	113	2500	330.0	16.4	7.3	7.3	1.5	12.0	16.0	Q1
MSP430F2617TPMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
MSP430F2617TZCAR	NFBGA	ZCA	113	2500	330.0	16.4	7.3	7.3	1.5	12.0	16.0	Q1
MSP430F2618TPMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
MSP430F2618TZCAR	NFBGA	ZCA	113	2500	330.0	16.4	7.3	7.3	1.5	12.0	16.0	Q1
MSP430F2618TZQWR	BGA MI CROSTAR JUNIOR	ZQW	113	0	330.0	16.4	7.3	7.3	1.5	12.0	16.0	Q1
MSP430F2619TPMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
MSP430F2619TZCAR	NFBGA	ZCA	113	2500	330.0	16.4	7.3	7.3	1.5	12.0	16.0	Q1


TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
MSP430F2416TPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSP430F2416TZCAR	NFBGA	ZCA	113	2500	336.6	336.6	31.8
MSP430F2417TPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSP430F2417TZCAR	NFBGA	ZCA	113	2500	336.6	336.6	31.8
MSP430F2418TPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSP430F2418TZCAR	NFBGA	ZCA	113	2500	336.6	336.6	31.8
MSP430F2419TPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSP430F2616TPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSP430F2616TZCAR	NFBGA	ZCA	113	2500	350.0	350.0	43.0
MSP430F2617TPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSP430F2617TZCAR	NFBGA	ZCA	113	2500	336.6	336.6	31.8
MSP430F2618TPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSP430F2618TZCAR	NFBGA	ZCA	113	2500	336.6	336.6	31.8
MSP430F2618TZQWR	BGA MICROSTAR JUNIOR	ZQW	113	0	350.0	350.0	43.0
MSP430F2619TPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSP430F2619TZCAR	NFBGA	ZCA	113	2500	350.0	350.0	43.0

TRAY



Chamfer on Tray corner indicates Pin 1 orientation of packed units.


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	Unit array matrix	Max temperature (°C)	L (mm)	W (mm)	K0 (µm)	P1 (mm)	CL (mm)	CW (mm)
MSP430F2416TPM	PM	LQFP	64	160	8 x 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2416TPM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2416TPN	PN	LQFP	80	119	7 x 17	150	315	135.9	7620	17.9	14.3	13.95
MSP430F2416TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2416TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2417TPM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2417TPM	PM	LQFP	64	160	8 x 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2417TPN	PN	LQFP	80	119	7 x 17	150	315	135.9	7620	17.9	14.3	13.95
MSP430F2418TPM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2418TPM	PM	LQFP	64	160	8 x 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2418TPN	PN	LQFP	80	119	7 x 17	150	315	135.9	7620	17.9	14.3	13.95
MSP430F2418TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2418TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2419TPM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2419TPM	PM	LQFP	64	160	8 x 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2419TPN	PN	LQFP	80	119	7 x 17	150	315	135.9	7620	17.9	14.3	13.95
MSP430F2616TPM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13


Device	Package Name	Package Type	Pins	SPQ	Unit array matrix	Max temperature (°C)	L (mm)	W (mm)	K0 (µm)	P1 (mm)	CL (mm)	CW (mm)
MSP430F2616TPM	PM	LQFP	64	160	8 x 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2616TPN	PN	LQFP	80	119	7 x 17	150	315	135.9	7620	17.9	14.3	13.95
MSP430F2616TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2616TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2617TPM	PM	LQFP	64	160	8 x 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2617TPM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2617TPN	PN	LQFP	80	119	7 x 17	150	315	135.9	7620	17.9	14.3	13.95
MSP430F2617TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2617TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2618TPM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2618TPM	PM	LQFP	64	160	8 x 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2618TPN	PN	LQFP	80	119	7 x 17	150	315	135.9	7620	17.9	14.3	13.95
MSP430F2618TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2618TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2619TPM	PM	LQFP	64	160	8 x 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2619TPM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
MSP430F2619TPN	PN	LQFP	80	119	7 x 17	150	315	135.9	7620	17.9	14.3	13.95
MSP430F2619TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35
MSP430F2619TZCA	ZCA	NFBGA	113	260	10 x 26	150	315	135.9	7620	11.8	10	10.35

ZQW (S-PBGA-N113)

PLASTIC BALL GRID ARRAY



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MO-225
 - D. This is a Pb-free solder ball design.




4225149/A 08/2019

NOTES:


NanoFree is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.



LAND PATTERN EXAMPLE


SCALE: 10X

SOLDER MASK DETAILS
NOT TO SCALE

4225149/A 08/2019

NOTES: (continued)

- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. Refer to Texas Instruments Literature number SNVA009 (www.ti.com/lit/snva009).




SOLDER PASTE EXAMPLE
BASED ON 0.100 mm THICK STENCIL
SCALE: 10X

NOTES: (continued)



4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

PN (S-PQFP-G80)

PLASTIC QUAD FLATPACK



NOTES: A. All linear dimensions are in millimeters.
 B. This drawing is subject to change without notice.
 C. Falls within JEDEC MS-026



4215162/A 03/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.

EXAMPLE BOARD LAYOUT



PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4215162/A 03/2017

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).

EXAMPLE STENCIL DESIGN

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4215162/A 03/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司