

OPAx365 50MHz、零交叉、低失真、高 CMRR、RRIO、单电源运算放大器

1 特性

- 增益带宽：50MHz
- 零交叉失真拓扑：
 - 出色的 THD+N：0.0004%
 - CMRR：100dB（最小值）
 - 轨至轨输入和输出
 - 输入超出电源轨 100mV
- 低噪声：100kHz 时为 $4.5\text{nV}/\sqrt{\text{Hz}}$
- 压摆率：25V/ μs
- 快速趋稳：0.3 μs 至 0.01%
- 精度：
 - 低失调电压：100 μV
 - 低输入偏置电流：0.2pA
- 2.2V 至 5.5V 工作电压

2 应用

- 信号调节
- 数据采集
- 过程控制
- 有源滤波器
- 测试设备
- 音频
- 宽带放大器

3 说明

OPAx365 零交叉系列轨至轨高性能 CMOS 运算放大器针对超低电压单电源应用进行了优化。轨至轨输入或输出、低噪声 ($4.5\text{nV}/\sqrt{\text{Hz}}$) 和高速运行 (50MHz 增益带宽) 使得这些器件非常适合驱动采样模数转换器 (ADC)。应用包括音频、信号调节和传感器放大。

OPA365 系列运算放大器也非常适合手机功率放大器控制环路。

特殊特性，包括出色的共模抑制比 (CMRR)、无输入级交叉失真、高输入阻抗和轨至轨输入和输出摆幅。输入共模范围同时包括正负电源。输出电压摆幅在电源轨的 10mV 以内。


OPA365（单通道版本）采用微型 SOT23-5 (SOT-5) 和 SOIC-8 封装。OPA2365（双通道版本）采用 SOIC-8 封装。所有版本的额定工作温度范围均为 -40°C 至 $+125^{\circ}\text{C}$ 。单通道和双通道版本具有完全相同的规范，可最大程度地提高设计灵活性。

器件信息⁽¹⁾

器件型号	封装	封装尺寸（标称值）
OPA365、OPA2365	SOIC (8)	4.90mm x 3.91mm
	SOT-23 (5)	2.90mm x 1.60mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

快速趋稳峰值检测器



Copyright © 2016, Texas Instruments Incorporated



目录


1	特性	1	8	应用和实现	16
2	应用	1	8.1	应用信息.....	16
3	说明	1	8.2	典型应用.....	17
4	修订历史记录	2	8.3	系统示例.....	18
5	引脚配置和功能	3	9	电源建议	20
6	规格	4	10	布局	20
6.1	绝对最大额定值.....	4	10.1	布局指南.....	20
6.2	ESD 额定值.....	4	10.2	布局示例.....	21
6.3	建议的工作条件.....	4	11	器件和文档支持	22
6.4	热性能信息: OPA365.....	4	11.1	器件支持.....	22
6.5	热性能信息: OPA2365.....	4	11.2	文档支持.....	22
6.6	电气特性.....	5	11.3	相关链接.....	23
6.7	典型特性.....	7	11.4	社区资源.....	23
7	详细 说明	11	11.5	商标.....	23
7.1	概述.....	11	11.6	静电放电警告.....	23
7.2	功能框图.....	11	11.7	Glossary.....	23
7.3	特性 说明.....	12	12	机械、封装和可订购信息	23
7.4	器件功能模式.....	15			

4 修订历史记录


Changes from Revision D (June 2009) to Revision E	Page
• 已添加 ESD 额定值表, 功能 说明部分、器件功能模式、应用和实施部分、电源建议部分、布局部分、器件和文档支持部分以及机械、封装和可订购信息部分。.....	1
• 已添加 向的最后一段添加了电流封装符号说明部分.....	1

5 引脚配置和功能

OPA365: DBV 封装
5 引脚 SOT-23
俯视图




OPA365: D 封装
8 引脚 SOIC
俯视图



(1) NC 表示无内部连接。

OPA2365: D 封装
8 引脚 SOIC
俯视图



引脚功能: OPA365

引脚			I/O	说明
名称	SOIC	SOT		
-IN	2	4	I	负（反相）输入
+IN	3	3	I	正（同相）输入
V-	4	2	—	负电源（最低）
V+	7	5	—	正电源（最高）
V _{OUT}	6	1	O	输出
NC	1、5、8	—	—	没有与内部电路连接（可以悬空）

引脚功能: OPA2365

引脚		I/O	说明
名称	SOIC		
-IN A	2	I	负（反相）输入信号，通道 A
+IN A	3	I	正（同相）输入信号，通道 A
-IN B	6	I	负（反相）输入信号，通道 B
+IN B	5	I	正（同相）输入信号，通道 B
V-	4	—	负电源（最低）
V+	8	—	正电源（最高）
V _{OUT} A	1	O	输出，通道 A
V _{OUT} B	7	O	输出，通道 B

6 规格

6.1 绝对最大额定值

在自然通风温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电压	电源电压		5.5	V
	信号输入端子, 电压 ⁽²⁾	-0.5	0.5	V
电流	信号输入端子, 电流 ⁽²⁾	-10	10	mA
	输出短路 ⁽³⁾	连续		
工作	工作温度, T_A	-40	150	°C
	结温, T_J		150	°C
	贮存温度, T_{stg}	-65	150	°C

- (1) 超出绝对最大额定值下列值的应力可能会对器件造成永久损坏。这些仅为在极端额定值下的工作情况，这不表示在这些条件下以及其它在超出推荐的操作条件下的任何其它操作时，器件能够功能性操作。在绝对最大额定值条件下长时间运行会影响器件可靠性。
- (2) 输入端子被二极管钳制至电源轨。摆幅超过电源轨 0.5V 的输入信号的电流应该被限制在 10mA 或者更少。
- (3) 对地短路，每个封装含一个放大器。

6.2 ESD 额定值

		值	单位
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±4000	V
	充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±1000	
	机器模型	±400	

- (1) JEDEC 文档 JEP155 规定：500V HBM 能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 规定：250V CDM 能够在标准 ESD 控制流程下安全生产。

6.3 建议的工作条件

在自然通风温度范围内测得（除非另有说明）

	最小值	标称值	最大值	单位
电源电压, (V+) – (V–)	2.2		5.5	V
额定温度范围	-40		+125	°C
工作温度	-40		+150	°C

6.4 热性能信息: OPA365

热指标 ⁽¹⁾		OPA365		单位
		DBV (SOT-23)	D (SOIC)	
		5 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	206.9	140.1	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	69.4	89.8	°C/W
$R_{\theta JB}$	结至电路板热阻	34.2	80.6	°C/W
Ψ_{JT}	结至顶部的特征参数	1.8	28.7	°C/W
Ψ_{JB}	结至电路板的特征参数	33.9	80.1	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	不适用	°C/W

- (1) 有关传统和新型热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

6.5 热性能信息: OPA2365

热指标 ⁽¹⁾		OPA2365	单位
		D (SOIC)	
		8 引脚	
$R_{\theta JA}$	结至环境热阻	115.5	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	60.1	°C/W

- (1) 有关传统和新型热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

热性能信息：OPA2365 (接下页)

热指标 ⁽¹⁾		OPA2365	单位
		D (SOIC)	
		8 引脚	
$R_{\theta JB}$	结至电路板热阻	56.9	°C/W
ψ_{JT}	结至顶部的特征参数	9.5	°C/W
ψ_{JB}	结至电路板的特征参数	56.3	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	°C/W

6.6 电气特性

$T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$ 连接至 $V_S/2$, 且 $V_{CM} = V_S/2$, $V_{OUT} = V_S/2$ (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位	
失调电压							
V _{OS}	输入失调电压			100	200	μV	
dV _{OS} /dT	输入失调电压与漂移间的关系		T _A = -40°C 至 +125°C 时		1	μV/°C	
PSRR	输入失调电压与电源间的关系		V _S = 2.2V 至 5.5V, T _A = -40°C 至 +125°C 时		10	μV/V	
通道分离, 直流			0.2			μV/V	
输入偏置电流							
I _B	输入偏置电流		±0.2		±10	pA	
		在温度范围内	T _A = -40°C 至 +125°C 时		请参阅 典型特性		
I _{OS}	输入偏移电流		±0.2		±10	pA	
噪声							
e _n	输入电压噪声		f = 0.1Hz 至 10Hz		5	μV _{PP}	
e _n	输入电压噪声密度		f = 100kHz		4.5	nV/√Hz	
i _n	输入电流噪声密度		f=10kHz		4	fA/√Hz	
输入电压范围							
V _{CM}	共模电压范围		(V-) - 0.1		(V+)+0.1	V	
CMRR	共模抑制比		(V-) - 0.1V ≤ V _{CM} ≤ (V+) + 0.1V, T _A = -40°C 至 +125°C 时		100	120	dB
输入电容							
	差分				6	pF	
	共模				2	pF	
开环增益							
A _{OL}	开环电压增益		R _L = 10kΩ, 100mV < V _O < (V+) - 100mV, T _A = -40°C 至 +125°C 时		100	120	dB
			R _L = 600Ω, 200mV < V _O < (V+) - 200mV		100	120	dB
			R _L = 600Ω, 200mV < V _O < (V+) - 200mV, T _A = -40°C 至 +125°C 时		94		dB
频率响应							
GBW	增益带宽积		V _S = 5V		50	MHz	
SR	压摆率		V _S = 5V, G = 1		25	V/μs	
t _S	建立时间	0.1%	V _S = 5V, 4V 阶跃, G = +1		200	ns	
		0.01%	V _S = 5V, 4V 阶跃, G = +1		300	ns	
过载恢复时间			V _S = 5V, V _{IN} × 增益 > V _S		< 0.1	μs	
THD+N	总谐波失真 + 噪声 ⁽¹⁾		V _S = 5V, R _L = 600Ω, V _O = 4V _{PP} , G = 1, f = 1kHz		0.0004%		

(1) 三阶滤波器; 带宽 80kHz (-3dB)。

OPA365, OPA2365

ZHCSHD1E – JUNE 2006 – REVISED AUGUST 2016

www.ti.com.cn
电气特性 (接下页)
 $T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$ 连接至 $V_S/2$, 且 $V_{CM} = V_S/2$, $V_{OUT} = V_S/2$ (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
输出						
相对于电源轨的电压输出摆幅		$R_L = 10\text{k}\Omega$, $V_S = 5.5\text{V}$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ 时		10	20	mV
I_{SC}	短路电流			± 65		mA
C_L	容性负载驱动		请参阅 典型特性			
开环输出阻抗		$f = 1\text{MHz}$, $I_O = 0\text{mA}$		30		Ω
电源						
V_S	额定电压范围		2.2		5.5	V
I_Q	每个放大器的静态电	$I_O = 0\text{mA}$		4.6	5	mA
	流	在温度范围内			5	
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ 时				

6.7 典型特性

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, 且 $C_L = 0\text{pF}$ (除非另有说明)。




图 1. 开环增益和相位与频率间的关系




图 2. 电源和共模抑制比与频率间的关系




图 3. 失调电压产生分布




图 4. 失调电压漂移产生分布




图 5. 输入偏置电流与温度间的关系




图 6. 输入偏置电流与共模电压间的关系

OPA365, OPA2365

ZHCSHD1E – JUNE 2006 – REVISED AUGUST 2016

www.ti.com.cn

典型特性 (接下页)

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, 且 $C_L = 0\text{pF}$ (除非另有说明)。




图 7. OPA365 输出电压与输出电流间的关系




图 8. OPA2365 输出电压与输出电流间的关系




图 9. 短路电流与温度间的关系




图 10. 静态电流与电源电压间的关系




图 11. 静态电流与温度间的关系




图 12. 0.1Hz 至 10Hz 输入电压噪声

典型特性 (接下页)

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, 且 $C_L = 0\text{pF}$ (除非另有说明)。




图 13. 总谐波失真 + 噪声与频率间的关系




图 14. 输入电压噪声频谱密度




图 15. 过冲与电容负载间的关系




图 16. 小信号阶跃响应




图 17. 大信号阶跃响应




图 18. 小信号阶跃响应

OPA365, OPA2365

ZHCSHD1E – JUNE 2006 – REVISED AUGUST 2016

www.ti.com.cn

典型特性 (接下页)

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, 且 $C_L = 0\text{pF}$ (除非另有说明)。




图 19. 大信号阶跃响应


7 详细 说明

7.1 概述

OPAx365 系列高性能轨至轨运算放大器是驱动 ADC 的理想选择。其他典型 应用 包括信号调理、手机功率放大器控制环路、音频和传感器放大。OPAx365 是可通过单电源或双电源提供工作电源的宽带放大器。

而且，OPA365 放大器参数的完全额定工作电压范围为 2.2V 至 5.5V。多种技术规格适用于 -40°C 至 $+125^{\circ}\text{C}$ 的温度范围。[典型特性](#) 中介绍了随工作电压或温度的变化而明显变化的参数。

7.2 功能框图



Copyright © 2016, Texas Instruments Incorporated

7.3 特性说明

7.3.1 轨至轨输入

OPA365 产品系列 实现 真正的轨至轨输入运行，电源电压低至 $\pm 1.1\text{V}$

(2.2V)。独特的零交叉输入拓扑消除了许多典型的轨至轨互补级运算放大器的输入失调电压转换区域。该拓扑还使得 OPA365 能够在整个输入范围内（扩展到超过两个电源轨 100mV）提供出色的共模性能，如 图 20 所示。当驱动 ADC 时，OPA365 的高线性 V_{CM} 范围确保运算放大器或 ADC 系统线性性能不会下降。




图 20. OPA365 在整个共模范围内的线性失调电压

功能框图 中的简单原理图显示了轨至轨输入电路。

7.3.2 输入和 ESD 保护

OPA365 在所有引脚上均整合了内部静电放电 (ESD) 保护电路。在输入和输出引脚的情况下，这种保护主要包括连接在输入和电源引脚之间的导流二极管。只要电流如 [绝对最大额定值](#) 表中所述不超过 10mA，这些 ESD 保护二极管还能提供电路内输入过驱保护。图 21 显示了如何通过将串联输入电阻器添加到被驱动的输入端来限制输入电流。添加的电阻器会增加放大器输入端的热噪声；在对噪声敏感的应用中，该值必须保持在最低值。




图 21. 输入电流保护


7.3.3 电容负载

OPA365 可用于 需要驱动 容性负载的应用。与所有运算放大器一样，在某些特定情况下，OPA365 可能会变得不稳定，并产生振荡。在确定放大器是否将稳定运行时，需要考虑一些因素，如特定的运算放大器电路配置、布局、增益和输出负载等。与在更高噪声增益下工作的放大器相比，采用单位增益 (+1 – V/V) 缓冲器配置驱动电容负载的运算放大器更容易出现不稳定的情况。与运算放大器输出电阻结合在一起的容性负载在反馈环路内生成一个使相位裕量减小的极点。相位裕量的减小随着负载电容的增加而增加。

特性说明 (接下页)

在单位增益配置下运行时，OPA365 在纯电容负载达到大约 1nF 时仍然保持稳定。某些电容值很高的电容器 ($C_L > 1 \mu\text{F}$) 的等效串联电阻 (ESR) 足以改变反馈环路内的相位特性，从而使放大器保持稳定。增加放大器闭环增益使得放大器能够驱动更大的电容。当在更高电压增益上观察放大器的过冲响应时，这个增加的驱动能力会十分明显。请参阅图 15。

放大器在单位增益下运行时增大电容负载驱动能力的一种方法就是串行插入一个小电阻器（一般为 10Ω 到 20Ω ），与输出串联（参阅图 22）。这个电阻器将大大减少与大电容负载相关的过冲和振铃。但这个方法可能会带来一个问题，即增加的串联电阻器和任一与电容负载并联的电阻器会生成一个分压器。此分压器在输出上引入一个减少输出摆幅的增益误差。分压器导致的误差可能不大。例如，负载电阻为 $R_L = 10\text{k}\Omega$ 和 $R_S = 20\Omega$ 时，增益误差仅为 0.2%。但是，当 R_L 减小到 600Ω 时（OPA365 可以驱动），误差会增加到 7.5%。



Copyright © 2016, Texas Instruments Incorporated

图 22. 增强电容负载驱动能力

7.3.4 达到零伏 (0V) 输出电平

特定的单电源应用要求运算放大器输出的摆幅介于 0V 至正满标量程电压之间，而且需要出色的精度。一个示例是使用运算放大器驱动一个输入范围为 0V 至 5V 的单电源 ADC。具有极轻输出负载的轨至轨输出放大器可以达到偏离 0V（或高端 $+V_S$ ）毫伏范围内的输出电平，但不能达到 0V。而且，需要的负载电流增加，0V 偏离也会增加。偏离增加是受到 CMOS 输出级的限制所致。

在放大器输出和负电压源之间连接一个下拉电阻器时，OPA365 可以实现 0V 的输出电平，甚至是低于 0V 数毫伏。但在该限值以下，非线性和限制条件变得显著。图 23 显示了使用此方法的电路。

当 OPA365 作为单位增益缓冲器连接时，需要大概 $500\mu\text{A}$ 的下拉电流。切合实际的终端电压 (V_{NEG}) 是 -5V ，但也可以使用其他方便的负电压。下拉电阻器 R_L 的计算方式是 $R_L = [(V_O - V_{\text{NEG}}) / (500\mu\text{A})]$ 。

使用 0V 最低输出电压 (V_O)， $R_L = [0\text{V} - (-5\text{V})] / (500\mu\text{A}) = 10\text{k}\Omega$ 。请记住，终端电压越低，在正输出电压偏移期间加载输出的下拉电阻越小。

注

该方法并不适用于所有的运算放大器，只能应用于专门针对这种方式进行设计的运算放大器（如 OPA365）。而且，在 0V 电压下运行 OPA365 输出会更改输出级工作条件，导致开环增益和带宽在一定程度上降低。

驱动电容负载时请记住这些注意事项，因为这些条件可以影响电路瞬态响应和稳定性。

特性说明 (接下页)




图 23. 摆动到接地

7.3.5 有源滤波

OPA365 非常适合 需要 宽带宽、高转换速率、低噪声、单电源运算放大器的有源滤波器应用。图 24 显示了采用多反馈 (MFB) 拓扑的 500kHz 二阶低通滤波器。这些组件经过挑选，以提供最大程度上平坦的巴特沃斯型响应。超过截止频率时，具有每十倍频 -40dB 的下降率。巴特沃斯型响应非常适合 需要 可预测增益特征的应用（例如在 ADC 之前使用的抗混叠滤波器）。




图 24. 二阶巴特沃斯 500kHz 低通滤波器

在考虑使用 MFB 滤波器时，一个值得注意的地方是输出相对于输入反相。如果不需要或不想反相，可以通过下面的其中一种选项实现同相输出：

- 增加反相放大器；
- 额外增加一个二阶 MFB 级；或
- 使用同相滤波器拓扑，如 Sallen-Key。

图 25 中显示了 Sallen-Key 拓扑。

特性说明 (接下页)




图 25. 配置为三级 20kHz Sallen-Key 滤波器

7.4 器件功能模式

OPA365 系列具有单功能模式，可在电源电压大于 2.2V ($\pm 1.1V$) 的条件下工作。OPA365 系列的最大电源电压为 5.5V ($\pm 2.75V$)。

8 应用和实现

注

以下应用部分的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。TI 的客户应负责确定组件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

8.1 应用信息

8.1.1 基本放大器配置

同其他单电源运算放大器一样，OPA365 可通过单电源或双电源提供工作电源。图 26 中显示了通过单电源连接实现的典型的双电源连接。OPA365 配置为具有 $-10V/V$ 增益的基本反相放大器。该双电源连接具有以零为中心的输出电压，而单电源连接则具有以共模电压 V_{CM} 为中心的输出。对于所示的电路，该电压为 $1.5V$ ，但它可以是共模输入电压范围内的任何值。OPA365 V_{CM} 范围在电源轨基础上向外扩展了 $100mV$ 。




图 26. 基本电路连接

图 27 显示了由电阻分压器提供 V_{CM} 的单电源驻极体麦克风应用。分压器还为驻极体元件提供偏置电压。





图 27. 麦克风前置放大器

8.2 典型应用

低通滤波器通常用于在信号处理应用中降低噪声并防止混叠。OPA365 非常适合构建高速、高精度的有源滤波器。图 28 展示了信号处理应用中常见的二阶低通滤波器。



Copyright © 2016, Texas Instruments Incorporated

图 28. 二阶低通滤波器

8.2.1 设计要求

本设计示例使用以下参数：

- 增益 = 5V/V（反相增益）
- 低通截止频率 = 25kHz
- 通带中增益峰值为 3dB 的二阶切比雪夫滤波器响应

8.2.2 详细设计流程

图 28 展示了用于低通网络功能的无限增益多反馈电路。使用公式 1 计算电压传递函数。

$$\frac{\text{Output}}{\text{Input}}(s) = \frac{-1/R_1 R_3 C_2 C_5}{s^2 + (s/C_2)(1/R_1 + 1/R_3 + 1/R_4) + 1/R_3 R_4 C_2 C_5} \quad (1)$$

该电路将产生信号反转。对于该电路，可以使用公式 2 计算直流增益和低通截止频率。

$$\text{Gain} = \frac{R_4}{R_1}$$

$$f_c = \frac{1}{2\pi} \sqrt{1/R_3 R_4 C_2 C_5} \quad (2)$$

可使用软件工具简化滤波器设计。WEBENCH® 滤波器设计器是一款简单、功能强大且便于使用的有源滤波器设计程序。此 WEBENCH® 滤波器设计器通过选择 TI 运算放大器以及 TI 供应商合作伙伴的无源组件来构建优化滤波器设计方案。WEBENCH 设计中心以基于网络的工具形式提供 WEBENCH 滤波器设计器。用户通过该工具可在数分钟内完成多级有源滤波器解决方案的设计、优化和仿真。

典型应用 (接下页)

8.2.3 应用曲线





图 29. OPA365 二阶 25kHz 切比雪夫低通滤波器

8.3 系统示例

8.3.1 驱动模数转换器

OPA365 具有极宽的共模输入范围、轨至轨输入和输出电压能力以及高速度，是现代 ADC 的理想驱动器。而且，由于它不存在一些轨至轨 CMOS 运算放大器所具有的输入失调电压转换特征，因此 OPA365 在整个输入电压摆幅范围内提供低 THD 和出色的线性性能。

图 30 展示了驱动 ADS8326 的 OPA365，ADS8326 是一种 16 位、250kSPS 转换器。放大器作为单位增益同相缓冲器进行连接，输出摆动到 0V，因此可直接兼容 ADC 负满量程输入电平。使用由二极管正向压降建立的小负电压为 OPA365 V- 引脚供电可实现 0V 电平。小型信号切换二极管或肖特基二极管提供 -0.3V 至 -0.7V 范围内的适用负电源电压。电源轨至轨等于 V+ 加上小负电压。



Copyright © 2016, Texas Instruments Incorporated

- (1) 建议值；可能需要根据具体应用进行调整。
- (2) 单电源应用 由于运算放大器输出摆幅限制而在接近接地时丢失少量的 ADC 代码。如果提供负电源，这个简单电路可以产生 -0.3V 电源，使输出摆动到真正的接地电位。

图 30. 驱动 ADS8326

系统示例 (接下页)

驱动无需使输出向下摆动到 0V 的 ADC 的一个方法使用小幅压缩的 ADC 满量程输入范围 (FSR)。例如, 16 位 ADS8361 (如 图 31 所示) 使用 5V 电源和 2.5V V_{REF} 供电时, 它的最大 FSR 为 0V 至 5V。其目的是使 ADC 输入范围与运算放大器全线性输出摆幅范围一致; 例如, 输出范围为 0.1V 至 4.9V。使用电阻分压器将来自 ADS8361 ADC 的参考输出从 2.5V 分压至 2.4V。随后, ADC FSR 变为以 2.5V 共模电压为中心的 4.8V_{PP}。来自 ADS8361 参考引脚的电流限制为大概 $\pm 10\mu A$ 。此处使用 5 μA 偏置分压器。电阻器必须精确到可以保持 ADC 增益精度。此方法的另外一个好处是无需使用负电源电压; 它不需要额外的电源电流。

运算放大器和 ADS8361 之间包括一个由 R_1 和 C_1 构成的 RC 网络。它不仅提供高频滤波器功能, 更重要的是, 它作为一个电荷库使用, 给转换器内部保持电容充电。该功能确保当 ADC 输入特征在整个转换周期中发生变化时, 能够保持运算放大器的输出线性性能。根据特定的应用和 ADC, 为了获得最佳的瞬变性能, 可能需要对 R_1 和 C_1 值进行一些优化。




图 31. 驱动 ADS8361


图 32 显示了在 ADS1258 电桥传感器电路中提供信号调节的 OPA2365 双路运算放大器。它紧跟 ADS1258 16:1 多路复用器, 作为一个差分输入或差分输出放大器进行连接。该级的电压增益大概为 10V/V。在差分模式中驱动 ADS1258 内部 ADC, 而不是在单端模式中驱动, 可以充分发挥转换器的线性性能。为了发挥最佳的共模抑制作用, 应该密切匹配两个 R_2 电阻器。

请注意, 在 图 32 中, 放大器、电桥、ADS1258 和内部参考都由相同的 5V 单电源供电。该比例式连接有助于消除励磁电压漂移影响和噪声。为了获得最佳性能, 5V 电源必须尽量消除噪声和瞬变。

将 ADS1258 数据速率设置为最大值并启用斩波功能时, 此电路产生 12 位无噪声分辨率 (50mV 满量程输入)。

斩波功能可以将 ADS1258 失调电压和温漂降低到极低的水平。在 ADC 输入处需要使用一个 2.2nF 的电容器将采样电流旁通。47 Ω 电阻器将 OPA2365 输出与较大的 2.2nF 电容负载隔离。有关 ADS1258 的更多信息, 请参见产品说明书, 该说明书可从 www.ti.com.cn 下载。

系统示例 (接下页)



NOTE: $G = 1 + 2R_2/R_1$. Match R_2 resistors for optimum CMRR.

Copyright © 2016, Texas Instruments Incorporated

图 32. 调节单电源上 ADS1258 的输入信号

9 电源建议

OPA365 系列的额定工作电压范围是 2.2V 至 5.5V ($\pm 1.1V$ 至 $\pm 2.75V$)；许多规格在 -40°C 至 125°C 的温度下适用。典型特性中介绍了随工作电压或温度的变化而明显变化的参数。

10 布局

10.1 布局指南

为了实现器件的最佳运行性能，应使用良好的 PCB 布局规范，包括：

- 噪声可通过全部电路电源引脚以及运算放大器自身传入模拟电路。旁路电容为局部模拟电路提供低阻抗电源，用于降低耦合噪声。
 - 在每个电源引脚和接地端之间连接低 ESR 0.1μF 陶瓷旁路电容器，放置位置尽量靠近器件。从 V+ 到接地端的单个旁路电容器适用于单通道电源应用。
 - OPA365 支持高输出电流（超过 65mA）。具有低阻抗负载或电容负载以及快速瞬态信号的应用需要电源提供较大电流。较大的旁路电容器（如 1μF 固体钽电容器）可以提高这些应用中的动态性能。
- 将电路中的模拟部分和数字部分单独接地是最为简单有效的噪声抑制方法。多层 PCB 中通常将一层或多层

布局指南 (接下页)

专门作为接地层。接地层有助于散热和降低电磁干扰 (EMI) 噪声。确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流。有关更多详细信息，请参见《电路板布局技巧》(SLOA089)。

- 为了减少寄生耦合，请让输入走线尽可能远离电源或输出走线。如果这些走线不能保持分离，则敏感走线与有噪声走线垂直相交比平行更好。
- 外部元件尽可能靠近器件放置。如图 33 所示，使 RF 和 RG 靠近反相输入可最大限度减小寄生电容。
- 尽可能缩短输入走线。切记：输入走线是电路中最敏感的部分。
- 考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近走线在不同电势下产生的泄漏电流。
- 为获得最佳性能，建议在组装 PCB 板后进行清洗。
- 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。请遵循任何 PCB 水清洁过程，建议将 PCB 组装烘干，以去除清洗时渗入器件封装中的水分。大多数情形下，清洗后在 85°C 下低温烘干 30 分钟即可。

10.2 布局示例




图 33. 布局建议




图 34. 原理图表示

11 器件和文档支持

11.1 器件支持

11.1.1 开发支持

11.1.1.1 TINA-TI™ (免费下载)

TINA™是一款简单、功能强大且易于使用的电路仿真程序，此程序基于 SPICE 引擎。TINA-TI™ 是 TINA 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 可从 Analog eLab Design Center (模拟电子实验室设计中心) [免费下载](#)，它提供全面的后续处理能力，使得用户能够以多种方式形成结果。虚拟仪器提供选择输入波形和探测电路节点、电压和波形的功能，从而创建一个动态的快速入门工具。

注

这些文件需要安装 TINA 软件 (由 DesignSoft™提供) 或者 TINA-TI 软件。请从 [TINA-TI 文件夹](#) 中下载免费的 TINA-TI 软件。

11.1.1.2 DIP 适配器 EVM

[DIP 适配器 EVM](#) 工具提供了一种简单而低成本的方式来针对小型表面贴装 IC 进行原型设计。评估工具适用于以下 TI 封装：D 或 U (SOIC-8)、PW (TSSOP-8)、DGK (MSOP-8)、DBV (SOT23-6、SOT23-5 和 SOT23-3)、DCK (SC70-6 和 SC70-5) 和 DRL (SOT563-6)。DIP 适配器 EVM 也可搭配引脚排使用或直接与现有电路相连。

11.1.1.3 通用运放 EVM

[通用运放 EVM](#) 是一系列通用空白电路板，可简化采用各种 IC 封装类型的电路板原型设计。借助评估模块电路板设计，可以轻松快速地构造多种不同电路。共有 5 个模型可供选用，每个模型都对应一种特定封装类型。支持 PDIP、SOIC、MSOP、TSSOP 和 SOT23 封装。

注

这些电路板均为空白电路板，用户必须自行提供 IC。TI 建议您在订购通用运放 EVM 时申请几个运放器件样品。

11.1.1.4 TI 高精度设计

TI 高精度设计的模拟设计方案是由 TI 公司高精度模拟实验室设计应用专家创建的模拟解决方案，提供了许多实用电路的工作原理、组件选择、仿真、完整印刷电路板 (PCB) 电路原理图和布局布线、物料清单以及性能测量结果。欲获取 TI 高精度设计，请访问 <http://www.ti.com.cn/ww/analog/precision-designs/>。

11.1.1.5 WEBENCH®滤波器设计器

[WEBENCH® 滤波器设计器](#)是一款简单、功能强大且便于使用的有源滤波器设计程序。WEBENCH Filter Designer 通过选择 TI 运算放大器以及 TI 供应商合作伙伴的无源组件来构建优化滤波器设计方案。

WEBENCH® 设计中心以基于网络的工具形式提供 [WEBENCH® 滤波器设计器](#)。用户通过该工具可在数分钟内完成多级有源滤波器解决方案的设计、优化和仿真。

11.2 文档支持

11.2.1 相关文档

使用 OPAx365 时，建议参考下列相关文档。所有这些文档都可从 www.ti.com.cn 上下载 (除非另有说明)。

文档支持 (接下页)

- 用户指南: [《FilterPro™ MFB 和 Sallen-Key 低通滤波器设计程序用户指南》](#) (SBFA001)
- 应用报告: [《适用于 ADS8318 和 ADS8319 的低功耗输入和参考驱动器电路》](#) (SBOA118)
- 应用公告 AB-045: [《运算放大器性能分析》](#) (SBOA054)
- 应用公告 AB-067: [《运算放大器的单电源运行》](#) (SBOA059)
- 应用公告 AB-105: [《在放大器中进行调优》](#) (SBOA067)
- 参考书: [《Best of Baker's Best - 放大器电子书》](#) (SLYC124)

11.3 相关链接

表 1 列出了快速访问链接。类别包括技术文档、支持与社区资源、工具和软件，以及申请样片或购买产品的快速链接。

表 1. 相关链接

器件	产品文件夹	样片与购买	技术文档	工具和软件	支持和社区
OPA365	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处
OPA2365	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处

11.4 社区资源

下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

TI E2E™ 在线社区 TI 的工程师对工程师 (E2E) 社区。此社区的创建目的在于促进工程师之间的协作。在 e2e.ti.com 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。

设计支持 TI 参考设计支持 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。

11.5 商标

TINA-TI, E2E are trademarks of Texas Instruments.
WEBENCH is a registered trademark of Texas Instruments.
TINA, DesignSoft are trademarks of DesignSoft, Inc.
All other trademarks are the property of their respective owners.

11.6 静电放电警告



这些装置包含有限的内置 ESD 保护。存储或装卸时，应将导线一起截短或将装置放置于导电泡棉中，以防止 MOS 门极遭受静电损伤。

11.7 Glossary

SLYZ022 — TI Glossary.

This glossary lists and explains terms, acronyms, and definitions.

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知和修订此文档。如欲获取此数据表的浏览器版本，请参阅左侧的导航。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
OPA2365AID	ACTIVE	SOIC	D	8	75	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O2365A	Samples
OPA2365AIDG4	ACTIVE	SOIC	D	8	75	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O2365A	Samples
OPA2365AIDR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O2365A	Samples
OPA2365AIDRG4	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O2365A	Samples
OPA365AID	ACTIVE	SOIC	D	8	75	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O365A	Samples
OPA365AIDBVR	ACTIVE	SOT-23	DBV	5	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	OAVQ	Samples
OPA365AIDBVRG4	ACTIVE	SOT-23	DBV	5	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	OAVQ	Samples
OPA365AIDBVT	ACTIVE	SOT-23	DBV	5	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	OAVQ	Samples
OPA365AIDBVTG4	ACTIVE	SOT-23	DBV	5	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	OAVQ	Samples
OPA365AIDG4	ACTIVE	SOIC	D	8	75	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O365A	Samples
OPA365AIDR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O365A	Samples
OPA365AIDRG4	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O365A	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

- ⁽³⁾ MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
- ⁽⁴⁾ There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
- ⁽⁵⁾ Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.
- ⁽⁶⁾ Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF OPA2365, OPA365 :

- Automotive : [OPA2365-Q1](#), [OPA365-Q1](#)
- Enhanced Product : [OPA365-EP](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2365AIDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA365AIDBVR	SOT-23	DBV	5	3000	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
OPA365AIDBVT	SOT-23	DBV	5	250	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
OPA365AIDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2365AIDR	SOIC	D	8	2500	853.0	449.0	35.0
OPA365AIDBVR	SOT-23	DBV	5	3000	180.0	180.0	18.0
OPA365AIDBVT	SOT-23	DBV	5	250	180.0	180.0	18.0
OPA365AIDR	SOIC	D	8	2500	853.0	449.0	35.0

TUBE



*All dimensions are nominal


Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
OPA2365AID	D	SOIC	8	75	506.6	8	3940	4.32
OPA2365AIDG4	D	SOIC	8	75	506.6	8	3940	4.32
OPA365AID	D	SOIC	8	75	506.6	8	3940	4.32
OPA365AIDG4	D	SOIC	8	75	506.6	8	3940	4.32

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/F 06/2021

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/F 06/2021

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司