

SN74AHC14Q-Q1 汽车类六路施密特触发逆变器

1 特性

- 符合汽车应用要求
- EPIC™ (增强性能植入式 CMOS) 工艺
- 工作范围为 2V 至 5.5V V_{CC}
- 闩锁性能超过 250mA, 符合 JESD 17 规范
- ESD 保护超过 2000V (根据 MIL-STD-883 方法 3015); 超过 200V (使用机器模型, $C = 200\text{pF}$, $R = 0$)

2 应用

- 同步反相时钟输入
- 对开关进行去抖
- 对数字信号进行反相

3 说明

SN74AHC14Q 包含六个独立的逆变器。该器件执行布尔函数 $Y = \overline{A}$ 。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾	封装尺寸 (标称值) ⁽³⁾
SN74AHC14Q-Q1	D (SOIC, 14)	8.65 mm x 6 mm	8.65 mm x 3.9 mm
	PW (TSSOP, 14)	5mm x 4.4mm	5mm x 4.4mm
	BQA (WQFN, 14)	3mm x 2.5mm	3mm x 2.5mm

- 如需了解所有可用封装, 请参阅数据表末尾的可订购产品附录。
- 封装尺寸 (长 x 宽) 为标称值, 并包括引脚 (如适用)
- 封装尺寸 (长 x 宽) 为标称值, 不包括引脚。



逻辑图 (正逻辑)

内容

1 特性.....	1	8.1 概述.....	8
2 应用.....	1	8.2 功能方框图.....	8
3 说明.....	1	8.3 器件功能模式.....	8
4 修订历史记录.....	2	9 应用和实施.....	9
5 引脚配置和功能.....	3	9.1 应用信息.....	9
6 规格.....	4	9.2 典型应用.....	9
6.1 绝对最大额定值.....	4	10 电源相关建议.....	11
6.2 ESD 等级.....	4	11 布局.....	11
6.3 建议运行条件.....	4	11.1 布局指南.....	11
6.4 热性能信息.....	5	11.2 布局示例.....	12
6.5 电气特性.....	5	12 器件和文档支持.....	13
6.6 开关特性, $V_{CC} = 3.3V \pm 0.3V$	5	12.1 接收文档更新通知.....	13
6.7 开关特性, $V_{CC} = 5V \pm 0.5V$	6	12.2 支持资源.....	13
6.8 噪声特性.....	6	12.3 商标.....	13
6.9 工作特性.....	6	12.4 静电放电警告.....	13
7 参数测量信息.....	7	12.5 术语表.....	13
8 详细说明.....	8	13 机械、封装和可订购信息.....	13

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision B (April 2023) to Revision C (June 2023)	Page
• 更新了 <i>器件信息</i> 表以包含封装引线.....	1
• 向数据表添加了 <i>BQA</i> 封装.....	1

Changes from Revision A (April 2008) to Revision B (April 2023)	Page
• 添加了 <i>应用</i> 、 <i>封装信息表</i> 、 <i>引脚功能表</i> 、 <i>ESD 等级表</i> 、 <i>热性能信息表</i> 、 <i>器件功能模式</i> 、 <i>应用和实施</i> 部分、 <i>电源相关建议</i> 部分、 <i>布局</i> 部分、 <i>器件和文档支持</i> 部分以及 <i>机械</i> 、 <i>封装和可订购信息</i> 部分.....	1

5 引脚配置和功能




图 5-1. D 或 PW 封装，14 引脚 SOIC 或 TSSOP (顶视图)




图 5-2. BQA 封装，14 引脚 WQFN (顶视图)

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
1A	1	I	输入 1A
1Y	2	O	输出 1Y
2A	3	I	输入 2A
2Y	4	O	输出 2Y
3A	5	I	输入 3A
3Y	6	O	输出 3Y
4Y	8	O	输出 4Y
4A	9	I	输入 4A
5Y	10	O	输出 5Y
5A	11	I	输入 5A
6Y	12	O	输出 6Y
6A	13	I	输入 6A
GND	7	—	接地引脚
NC	—	—	无连接
V _{CC}	14	—	电源引脚

(1) 信号类型：I = 输入，O = 输出，I/O = 输入或输出。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V_{CC}	电源电压范围	-0.5	7	V
V_I ⁽²⁾	输入电压范围	-0.5	7	V
V_O ⁽²⁾	输出电压范围	-0.5	$V_{CC}+0.5$	V
I_{IK} ($V_I < 0$)	输入钳位电流		-20	mA
I_{OK} ($V_O < 0$ 或 $V_O > V_{CC}$)	输出钳位电流		± 20	mA
I_O ($V_O = 0$ 至 V_{CC})	持续输出电流		± 25	mA
V_{CC} 或 GND	连续电流		± 50	mA
T_{stg}	贮存温度范围	-65	150	°C

- (1) 超出“最大绝对额定值”下列出的值的应力可能会对器件造成永久损坏。这些仅为在应力额定值下的工作情况，对于额定值下的器件的功能性操作或者在超出“推荐的操作条件”下的任何其它情况，在此并未说明。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

6.2 ESD 等级

		值	单位
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001, 所有引脚 ⁽¹⁾	± 2000	V
	机器放电模型 ($C = 200\text{pF}$, $R = 0$) ⁽²⁾	± 200	

- (1) JEDEC 文件 JEP155 指出：500V HBM 可实现在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的建议运行温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V_{CC}	电源电压	2	5.5	V
V_I	输入电压	0	5.5	V
V_O	输出电压	0	V_{CC}	V
I_{OH}	高电平输出电流	$V_{CC} = 2V$	-50	mA
		$V_{CC} = 3.3V \pm 0.3V$	-4	
		$V_{CC} = 5V \pm 0.5V$	-8	
I_{OL}	低电平输出电流	$V_{CC} = 2V$	50	mA
		$V_{CC} = 3.3V \pm 0.3V$	4	
		$V_{CC} = 5V \pm 0.5V$	8	
T_A	自然通风工作温度	-40	125	°C

- (1) 器件所有的未使用输入必须被保持在 V_{CC} 或 GND 以确保器件正常运行。请参阅 TI 应用报告 **CMOS 输入缓慢变化或悬空的影响**，文献编号 SCBA004。

6.4 热性能信息

热指标 ⁽¹⁾		SN74AHC14Q-Q1			单位
		D	PW	BQA	
		14 引脚	14 引脚	14 引脚	
R _{θJA}	结至环境热阻	86	113	88.3	°C/W

(1) 有关新旧热指标的更多信息，请参阅 IC 封装热指标应用报告 (SPRA953)。

6.5 电气特性

在自然通风条件下的建议运行温度范围内测得 (除非另有说明)

参数	测试条件	V _{CC}	T _A = 25°C			最小值	最大值	单位
			最小值	典型值	最大值			
V _{T+} 正向输入阈值电压		3V	1.2		2.2	1.2	2.2	V
		4.5V	1.75		3.15	1.75	3.15	
		5.5V	2.15		3.85	2.15	3.85	
V _{T-} 负向输入阈值电压		3V	0.9		1.9	0.9	1.9	V
		4.5V	1.35		2.75	1.35	2.75	
		5.5V	1.65		3.35	1.65	3.35	
ΔV _T 迟滞 (V _{T+} - V _{T-})		3V	0.3		1.2	0.3	1.2	V
		4.5V	0.4		1.4	0.4	1.4	
		5.5V	0.5		1.6	0.5	1.6	
V _{OH}	I _{OH} = -50μA	2V	1.9	2		1.9		V
		3V	2.9	3		2.9		
		4.5V	4.4	4.5		4.4		
	I _{OH} = -4 mA	3V	2.58			2.48		
	I _{OH} = -8mA	4.5V	3.94			3.8		
V _{OL}	I _{OL} = 50 μA	2V			0.1		0.1	V
		3V			0.1		0.1	
		4.5V			0.1		0.1	
	I _{OL} = 4mA	3V			0.36		0.5	
	I _{OL} = 8mA	4.5V			0.36		0.5	
I _I	V _I = 5.5V 或 GND	0V 至 5.5V			±0.1		±1	μA
I _{CC}	V _I = V _{CC} 或 GND , I _O = 0	5.5V			2		20	μA
C _i	V _I = V _{CC} 或 GND	5V		2	10			PF

6.6 开关特性，V_{CC} = 3.3V ± 0.3V

在推荐的自然通风条件下的工作温度范围内测得，V_{CC} = 3.3V ± 0.3V (除非另有说明) (请参阅负载电路和电压波形)

参数	从 (输入)	至 (输出)	负载电容	T _A = 25°C			最小值	最大值	单位
				最小值	典型值	最大值			
t _{PLH}	A	Y	C _L = 15pF		8.3	12.8	1	15	ns
t _{PHL}					8.3	12.8	1	15	
t _{PLH}	A	Y	C _L = 50pF		10.8	16.3	1	18.5	ns
t _{PHL}					10.8	16.3	1	18.5	

6.7 开关特性, $V_{CC} = 5V \pm 0.5V$

在推荐的自然通风条件下的工作温度范围内测得, $V_{CC} = 5V \pm 0.5V$ (除非另有说明) (请参阅[负载电路和电压波形](#))

参数	从 (输入)	至 (输出)	负载电容	$T_A = 25^\circ\text{C}$			最小值	最大值	单位
				最小值	典型值	最大值			
t_{PLH}	A	Y	$C_L = 15\text{pF}$		5.5	8.6	1	10	ns
t_{PHL}					5.5	8.6	1	10	
t_{PLH}	A	Y	$C_L = 50\text{pF}$		7	10.6	1	12	ns
t_{PHL}					7	10.6	1	12	

6.8 噪声特性

$V_{CC} = 5V$, $C_L = 50\text{pF}$, $T_A = 25^\circ\text{C}$ (1)

参数	描述	最小值	典型值	最大值	单位
$V_{OL(P)}$	安静输出, 最大动态 V_{OL}		0.8		V
$V_{OL(V)}$	安静输出, 最小动态 V_{OL}		-0.4		V
$V_{OH(V)}$	安静输出, 最小动态 V_{OH}		4.6		V
$V_{IH(D)}$	高电平动态输入电压	3.5			V
$V_{IL(D)}$	低电平动态输入电压			1.5	V


(1) 特性仅适用于表面贴装封装。

6.9 工作特性

$V_{CC} = 5V$, $T_A = 25^\circ\text{C}$


参数	描述	测试条件	典型值	单位
C_{pd}	功率耗散电容	无负载, $f = 1\text{MHz}$	9	pF

7 参数测量信息




LOAD CIRCUIT FOR
TOTEM-POLE OUTPUTS


LOAD CIRCUIT FOR
3-STATE AND OPEN-DRAIN OUTPUTS




VOLTAGE WAVEFORMS
PULSE DURATION



VOLTAGE WAVEFORMS
SETUP AND HOLD TIMES



VOLTAGE WAVEFORMS
PROPAGATION DELAY TIMES
INVERTING AND NONINVERTING OUTPUTS



VOLTAGE WAVEFORMS
ENABLE AND DISABLE TIMES
LOW- AND HIGH-LEVEL ENABLING

- C_L 包括探头和夹具电容。
- 波形 1 用于具有内部条件的输出，使得输出为低电平，除非被输出控制禁用。波形 2 用于具有内部条件的输出，使得输出为高电平，除非被输出控制禁用。
- 所有输入脉冲由具有以下特性的发生器提供： $PRR \leq 1\text{MHz}$ ， $Z_O = 50\Omega$ ， $t_r \leq 3\text{ns}$ ， $t_f \leq 3\text{ns}$ 。
- 一次测量一个输出，每次测量一个输入转换。

图 7-1. 负载电路和电压波形

测试	S1
t_{PLH}/t_{PHL}	开路
t_{PLZ}/t_{PZL}	V_{CC}
t_{PHZ}/t_{PZH}	GND
漏极开路	V_{CC}

8 详细说明


8.1 概述

每个电路均用作独立反相器，但出于施密特操作方面的原因，对于正向 (V_{T+}) 和负向 (V_{T-}) 信号，这些反相器可能具有不同的输入阈值。

8.2 功能方框图



图 8-1. 逻辑图 (正逻辑)



†

8.3 器件功能模式

表 8-1. 函数表 (每个反相器)

输入	输出
A	是
H	L
L	高电平

† 此符号符合 ANSI/IEEE 标准 91-1984 和 IEC 出版物 617-12。

9 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

9.1 应用信息

SN74AHC14Q-Q1 可用于通过外部触发器向计数器添加一个附加级。由于计数器使用负边沿触发，因此触发器的时钟输入必须反相才能提供此功能。在此应用中，施密特触发输入非常重要，可消除任何可能影响计数功能的噪声问题，以免导致分频错误。此功能仅需要 SN74AHC14Q-Q1 器件中提供的六个逆变器之一，因此剩余的通道可用于其他需要反相信号或改善信号完整性的应用。未使用的输入必须在 V_{CC} 或 GND 端接。未使用的输出可以保持悬空状态。

9.2 典型应用




图 9-1. 典型应用框图

9.2.1 设计要求

9.2.1.1 电源注意事项

确保所需电源电压在 *建议运行条件* 中规定的范围内。电源电压按照 *电气特性* 部分中所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 SN74AHC14Q-Q1 所有输出端拉出的总电流加上最大静态电源电流 I_{CC} (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能拉出与正电源提供的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 V_{CC} 的最大总电流。

地必须能够灌入的电流等于 SN74AHC14Q-Q1 所有输出端灌入的总电流加上最大电源电流 I_{CC} (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能灌入其所接的地可灌入的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 GND 的最大总电流。

SN74AHC14Q-Q1 可以驱动总电容小于或等于 50pF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但建议不要超过 50pF。

SN74AHC14Q-Q1 可以驱动由 $R_L \geq V_O/I_O$ 描述的总电阻负载，输出电压和电流在 *电气特性* 表中用 V_{OH} 和 V_{OL} 定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与 V_{CC} 引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 应用手册中提供的信息进行计算。

可以使用 *标准线性逻辑 (SLL) 封装和器件的热特性* 应用手册中提供的信息计算热增量。

CAUTION

绝对最大额定值 中列出的最高结温 $T_{J(max)}$ 是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

9.2.1.2 输入注意事项

输入信号必须超过 $V_{t(min)}$ 才能被视为逻辑低电平，超过 $V_{t(max)}$ 才能被视为逻辑高电平。不要超过 *绝对最大额定值* 中的最大输入电压范围。

未使用的输入必须端接至 V_{CC} 或地。如果输入完全不使用，则可以直接端接未使用的输入，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 SN74AHC14Q-Q1 的漏电流（如 *电气特性* 中所规定）以及所需输入转换率会限制电阻大小。由于这些因素，通常使用 $10k\Omega$ 的电阻值。

SN74AHC14Q-Q1 由于具有施密特触发输入，因而没有输入信号转换速率要求。

具有施密特触发输入的另一个优势是能够抑制噪声。振幅足够大的噪声仍然会导致问题。要了解噪声大到什么程度才是过大，请参考 *电气特性* 中的 $\Delta V_{T(min)}$ 。此迟滞值将提供峰峰值限制。

与标准 CMOS 输入不同，施密特触发输入可以保持在任何有效值，而不会导致功耗大幅增加。将输入保持在 V_{CC} 或地以外的值所导致的典型附加电流绘制在 *典型特性* 中。

有关此器件的输入的附加信息，请参阅 *特性描述* 部分。

9.2.1.3 输出注意事项

正电源电压用于产生输出高电平电压。根据 *电气特性* 中 V_{OH} 规范的规定，从输出端汲取电流将降低输出电压。接地电压用于产生输出低电平电压。根据 *电气特性* 中 V_{OL} 规范的规定，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

同一器件内具有相同输入信号的两个通道可以并联，以获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到 V_{CC} 或地。

有关此器件的输出的附加信息，请参阅 *特性描述* 部分。

9.2.2 详细设计过程

1. 在 V_{CC} 至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近 V_{CC} 和 GND 引脚。布局部分中显示了示例布局。
2. 确保输出端的容性负载 $\leq 50\text{pF}$ 。这不是硬性限制；但是它将确保更佳的性能。这可以通过从 SN74AHC14Q-Q1 向一个或多个接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于 $(V_{CC}/I_{O(max)}) \Omega$ 。这将确保不会违反绝对最大额定值中的最大输出电流。大多数 CMOS 输入具有以 $M\Omega$ 为单位的电阻负载；远大于之前计算的最小值。
4. 逻辑门很少关注热问题；然而，可以使用应用报告 [CMOS 功耗与 Cpd 计算](#) 中提供的步骤计算功耗和热增量。

9.2.3 应用曲线




图 9-2. 应用时序图

10 电源相关建议

电源可以是建议运行条件中最小和最大电源电压额定值之间的任何电压。每个 V_{CC} 端子均应具有一个良好的旁路电容器，以防止功率干扰。建议为该器件使用 $0.1 \mu\text{F}$ 电容。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1 \mu\text{F}$ 和 $1 \mu\text{F}$ 电容器通常并联使用。旁路电容器应安装在尽可能靠近电源端子的位置，以获得更佳效果，如以下布局示例所示。

11 布局

11.1 布局指南

使用多输入和多通道逻辑器件时，输入不得悬空。在许多情况下，未使用数字逻辑器件的功能或部分功能（例如，当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时）。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到 GND 或 V_{CC} ，以对逻辑功能更有意义或更方便者为准。

11.2 布局示例




图 11-1. SN74AHC14Q-Q1 的示例布局

12 器件和文档支持

12.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

12.2 支持资源

TI E2E™ 支持论坛 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《[使用条款](#)》。

12.3 商标

EPIC™ is a trademark of Texas Instruments.

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

12.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

12.5 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

13 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN74AHC14QDRQ1	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC14Q	Samples
SN74AHC14QPWRG4Q1	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA14Q	Samples
SN74AHC14QPWRQ1	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA14Q	Samples
SN74AHC14QWBQARQ1	ACTIVE	WQFN	BQA	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC14Q	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AHC14QPWRG4Q1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC14QPWRQ1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC14QWBQARQ1	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AHC14QPWRG4Q1	TSSOP	PW	14	2000	356.0	356.0	35.0
SN74AHC14QPWRQ1	TSSOP	PW	14	2000	356.0	356.0	35.0
SN74AHC14QWBQARQ1	WQFN	BQA	14	3000	210.0	185.0	35.0

GENERIC PACKAGE VIEW


BQA 14

WQFN - 0.8 mm max height


2.5 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




BQA0014B



PACKAGE OUTLINE

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4227062/B 09/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



SOLDER MASK DETAILS

4227062/B 09/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 15
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4227062/B 09/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PW (R-PDSO-G14)

PLASTIC SMALL OUTLINE



4211284-2/G 08/15

- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Publication IPC-7351 is recommended for alternate designs.
 - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC-7525 for other stencil recommendations.
 - Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2023，德州仪器 (TI) 公司